JTAG控制器的设计

论文摘要

JTAG规范是一种标准化的电路测试和可测试性设计方法,它在工业界得到了广泛的应用。JTAG规范不仅大大降低了电路板测试的成本和时间,推动了可测性设计的发展,并且为芯片内部寄存器提供了一种方便有效的“下载”和“读取”方式。JTAG即IEEE-1149.1标准,是利用5根引脚来实现调试嵌入式系统的功能。它不但能测试芯片内各类宏单元,也能测试各种集成电路芯片,还能测试相应的印刷电路板。通过对JTAG文献的总结,本文首先阐述了该技术产生的背景和发展状况。接着讨论了JTAG的基本原理和结构,并对指令进行了分析。然后通过硬件描述语言（Verilog HDL）实现了JTAG控制器的设计。最后进行了搭建了测试平台,进行了功能验证和仿真。论文的特点是紧扣JTAG的标准,创新之处在于对JTAG中TAP控制器进行了RTL级设计以及对其进行了验证和仿真。

论文目录

• 摘要
• ABSTRACT
• 第一章 绪论
• 1.1 可测性设计叙述
• 1.2 JTAG的产生背景
• 1.3 边界扫描标准
• 1.4 国内外发展状况
• 1.5 研究内容及论文安排
• 第二章 JTAG的硬件模型和指令分析
• 2.1 JTAG的基本原理
• 2.2 JTAG的基本结构
• 2.3 测试存取通道的信号
• 2.4 TAP控制器
• 2.5 寄存器及指令
• 2.5.1 指令寄存器
• 2.5.2 测试数据寄存器
• 2.5.3 JTAG指令
• 2.6 本章小结
• 第三章 基于RTL级的JTAG控制器设计
• 3.1 开发平台VERILOG HDL
• 3.1.1 硬件描述语言HDL
• 3.1.2 Bottom-up 与 Top-down设计方法
• 3.1.3 用Verilog HDL进行硬件设计的实现过程
• 3.2 JTAG控制器的设计
• 3.2.1 顶层模块的设计
• 3.2.2 模块端口的说明
• 3.2.3 功能模块的实现说明
• 3.3 本章小结
• 第四章 测试平台的搭建及仿真
• 4.1 测试平台（TESTBENCH）
• 4.2 测试程序及仿真
• 4.2.1 测试模型选择
• 4.2.2 不同测试模式的验证和仿真
• 4.3 本章小结
• 第五章 结束语
• 致谢
• 参考文献
• 研究成果