高速混合信号集成电路ESD保护技术

论文摘要

随着MOS器件栅氧化层变薄,栅的击穿电压下降,这使得ESD对集成电路的影响变大;同时在高速混合信号IC领域,高健壮度的ESD保护电路所产生的大的寄生电容与IC的工作速度之间存在着很难调和的矛盾,这使得ESD保护电路的设计变得更加困难。因此,对设计者来说,超深亚微米工艺下的高速集成电路ESD保护技术成为了很大的挑战。本文针对高速混合信号集成电路ESD保护技术进行了研究,并设计出了应用于100Msps Pipeline ADC的ESD保护电路。本文首先详细分析了ESD保护器件GGNMOS、GGPMOS和LVTSCR的结构和工作原理,并结合SMIC 0.18μm CMOS工艺和影响其性能参数的各种因素进行了综合考虑,提出了适用于高速混合信号集成电路不同端口保护器件的选择依据。根据被保护电路不同端口对ESD保护电路的具体要求,分别选取适当的ESD保护器件对输入级、输出级、VDD到VSS和数字时钟端口的ESD保护电路进行了设计。其中,输入级为主次二级的ESD保护电路,其主级和次级ESD保护器件分别为LVTSCR和GGNMOS;输出级ESD保护电路由GGNMOS和GGPMOS对构成;VDD-to-VSS和数字时钟端口的ESD保护电路均由GGNMOS构成。同时,通过提高ESD保护器件的触发电流和维持电压有效地解决了ESD保护电路的闩锁问题。利用二维器件仿真工具Medici对各类ESD保护电路中的保护器件的直流特性进行了仿真。由仿真结果可知,GGNMOS的触发电压为7V,低于所用工艺下MOS管栅的击穿电压8.5V,可以在输入MOS管的栅击穿之前开启。LVTSCR的二次击穿电流大于30mA/μm,在较小的面积下,可以泄放较大的ESD电流。输入级和数字时钟端口的保护电路总的寄生电容均为0.25pF,该电容满足输入信号和时钟信号对负载电容的要求。通过对ESD保护器件瞬态特性进行仿真可知,器件的开启时间均低于0.15ns,满足ESD模型放电速度的要求。在承受2KV的HBM ESD应力电压下,GGNMOS、GGPMOS和LVTSCR的版图面积分别为20×70μm2、25×80μm2和6×60μm2。分析与仿真结果表明,本文设计的保护电路可用于100Msps Pipeline ADC不同端口的ESD保护。

论文目录

• 摘要
• ABSTRACT
• 第一章 引言
• 1.1 研究意义
• 1.2 国内外研究现状和发展动态
• 1.3 论文的主要内容
• 第二章 ESD基本概念
• 2.1 静电放电的原因及危害
• 2.2 ESD的几种常见模型
• 2.2.1 人体模型
• 2.2.2 机器模型
• 2.2.3 带电器件模型
• 2.2.4 电场感应模型
• 2.3 ESD测试模式
• SS和V_DD的ESD测试'>2.3.1 I/O Pin相对于V_SS和V_DD的ESD测试
• 2.3.2 Pin-to-Pin的ESD测试
• DD-to-V_SS的ESD测试'>2.3.3 V_DD-to-V_SS的ESD测试
• 2.4 ESD故障判断
• 第三章 ESD保护器件的分析与选取
• 3.1 二极管（Diodes）
• 3.1.1 二极管正向偏置
• 3.1.2 二极管反向偏置
• 3.1.3 二极管在ESD保护电路中的应用
• 3.2 栅接地的MOS（Grounded-Gate MOS）
• 3.2.1 GGNMOS的结构和工作原理
• 3.2.2 影响GGNMOS性能参数的因素
• 3.3 可控硅整流器（Silicon-controlled rectifiers,SCR）
• 3.3.1 SCR的结构和工作原理
• 3.3.2 SCR的闩锁效应及解决方法
• 3.4 三种器件的性能比较及ESD保护器件的选取
• 第四章 ESD保护电路设计
• 4.1 ESD保护电路设计概念
• 4.2 ESD保护电路的性能指标
• 4.2.1 健壮度（Robustness）
• 4.2.2 有效度（Effectiveness）
• 4.2.2.1 健壮度和有效度的区别
• 4.2.2.2 提高有效度的方法
• 4.2.3 速度（Speed）
• 4.2.4 透明度（Transparency）
• 4.3 ESD保护电路的分类设计
• 4.3.1 输入级ESD保护电路
• 4.3.2 输出级ESD保护电路
• DD-to-V_SS的ESD保护电路'>4.3.3 V_DD-to-V_SS的ESD保护电路
• 4.3.4 数字时钟端口的ESD保护电路
• 4.4 全芯片ESD保护电路及ESD电流的泄放路径
• 4.4.1 全芯片ESD保护电路
• 4.4.2 ESD电流的泄放路径
• 第五章 仿真验证与版图设计
• 5.1 输入级ESD保护单元
• 5.2 输出级ESD保护单元
• DD-to-V_SS的ESD保护单元'>5.3 V_DD-to-V_SS的ESD保护单元
• 5.4 数字时钟端口的ESD保护单元
• 5.5 ESD保护器件仿真小结
• 第六章 结论
• 致谢
• 参考文献
• 攻硕期间取得的研究成果