8位高速流水线结构MCU的设计

论文摘要

随着半导体技术和集成电路设计的迅速发展,传统单片机因其尺寸、功耗、速度等特性已经难以满足一些场合的需要。SOC技术以其成本低、功耗小、集成度高的优势正广泛地应用于嵌入式系统中。MCS-8051是一款非常经典的8位MCU,至今仍得到广泛的应用,但它较低的指令执行速度大大限制了在高速控制中的应用。流水线的设计方法对提高系统工作速度是非常有效的。本文提出了一种基于流水线结构并且与8051指令集兼容的MCU。本文主要对如何在复杂指令集结构的MCU中采用流水线工作方式作了研究,主要工作内容包括以下几个方面:1)根据流水线工作方式的基本原理,对51指令集进行了分析,提出了3级流水线的方案:取指,译码和执行。2)根据3级流水线对MCU结构进行划分并提出实现方法。译码模块采用了硬逻辑布线的译码方式。指令的执行过程实际上是数据在数据通道的流动过程,详细探讨了数据通道的建立和主要指令执行过程中数据流动的路径。3)对系统模块进行了功能扩展,加入JTAG调制模块和DAC串行端口控制模块。满足系统多核调试和数据端口转换的需求。4)采用自顶向下的设计方法,用Verilog建立了MCU的寄存器传输级模型,经过功能仿真验证和全指令集的检测,证明设计的正确性,分析了综合结果,最后将MCU核下载到FPGA进行硬件验证。根据软件仿真和验证结果分析证实,本文设计的MCU在指令平均执行性能指标上比传统8051提高了7倍。

论文目录

• 摘要
• Abstract
• 第一章 引言
• 1.1 课题研究背景
• 1.2 设计高速8位MCU的意义
• 1.3 论文研究内容安排及创新
• 第二章 系统总体规划和架构设计
• 2.1 传统8051核体系结构
• 2.2 8051指令系统分析
• 2.2.1 指令格式
• 2.2.2 寻址方式
• 2.3 流水线工作原理
• 2.4 流水线结构分级策略
• 2.5 8位流水线MCU内核结构
• 2.6 本章小结
• 第三章 MCU各模块的设计与实现
• 3.1 自顶向下（TOP-DOWN）设计方法
• 3.2 顶层模块设计
• 3.3 程序存储器ROM
• 3.4 取指令电路
• CPU'>3.5 微处理单元MCU8051_CPU
• 3.5.1 译码模块
• 3.5.2 控制模块
• 3.5.3 指令执行内部流程
• 3.5.4 数据存储器RAM
• 3.5.5 特殊功能寄存器
• 3.5.6 算术逻辑单元ALU
• 3.5.6.1 加/减法模块设计
• 3.5.6.2 乘/除法模块设计
• 3.5.6.3 十进制调整指令（DA）的设计
• 3.5.6.4 逻辑运算和布尔运算单元
• 3.5.7 JTAG模块
• 3.6 用户自定义特殊功能模块
• 3.6.1 定时/计数器模块
• 3.6.2 中断控制模块
• 3.6.3 数模转换器串行控制端口模块
• 3.7 本章小结
• 第四章 MCU仿真和综合验证
• 4.1 设计流程和实验工具
• 4.2 仿真验证
• 4.2.1 CPU模块
• 4.2.2 RAM模块
• 4.2.3 数模转换器串行控制端口模块
• 4.3 MCU的综合验证
• 4.3.1 综合的步骤
• 4.3.2 综合的约束条件
• 4.3.3 综合结果
• 4.3.4 综合结果性能分析
• 4.4 FPGA硬件验证
• 4.5 本章小结
• 第五章 结论和展望
• 5.1 结论
• 5.2 展望
• 参考文献
• 申请学位期间的研究成果及发表的学术论文
• 致谢