论文摘要
嵌入式存储器因其高带宽、低功耗、硅面积开销小等优点被广泛应用于片上系统(SoC),预计在2014年,嵌入式存储器在SoC中的硅面积占有率将会达到94%。由于应用嵌入式存储器的系统对可靠性的要求很高,因此研究嵌入式存储器的自测试和自修复技术具有重要的意义和实用价值。本文首先介绍了嵌入式存储器及其内建自测试和内建自修复技术的研究背景、意义和基本原理,总结了本课题的国内外研究现状和发展前景;阐述了存储器内建自修复系统的设计过程,改进了基于一维冗余块结构的修复策略,在没有额外增加冗余资源的情况下,改进后的修复策略可以提高存储器的修复率(即被修复的存储单元个数与故障存储单元个数的比值),通过16×32比特静态随机存取存储器(SRAM)内建自修复系统电路仿真,验证了该修复策略的可行性和具有高的修复率;提出了一种改进的基于线性反馈移位寄存器(LFSR)设计的地址生成器,并由此设计一种基于LFSR和March MSL测试算法设计的存储器内建自测试电路,仿真结果验证了该电路具有速度快,面积开销小和复用性强等优点。以上设计电路已用超高速集成电路硬件描述语言(VHDL)编码实现,在Xilinx的Virtex2系列FPGA上利用Xilinx ISE集成的XST工具综合、布局布线及调用ModelSim SE6.0a软件进行时序仿真、验证。
论文目录
摘要ABSTRACT第一章 绪论1.1 嵌入式存储器的发展概述1.2 存储器测试和修复技术研究现状1.2.1 存储器测试技术1.2.2 容错与避错1.2.3 存储器修复技术1.2.4 国内外研究概况1.2.5 目前存在的技术难点1.3 课题研究的意义1.4 本课题的研究工作和论文组织第二章 常用的存储器自测试和自修复技术分析2.1 存储器测试2.1.1 故障类型2.1.2 存储器的测试方法2.1.3 存储器的测试算法2.1.4 存储器测试系统的基本结构2.2 存储器修复2.2.1 存储器的修复策略2.2.2 冗余资源对成品率和可靠性分析2.2.3 存储器自修复系统的基本结构2.3 本章小结第三章 嵌入式存储器自修复系统电路设计与实现3.1 SRAM 存储器结构分析3.2 基于二进制计数器的SRAM 内建自测试电路设计3.2.1 MBIST 控制器和测试算法3.2.2 地址生成器3.2.3 测试向量3.2.4 故障比较器3.3 SRAM 内建自修复电路设计3.3.1 改进的基于DWL 修复策略3.3.2 SRAM 内建自修复电路结构3.4 实验结果分析3.4.1 实验平台3.4.2 仿真结果分析3.5 本章小结第四章 SRAM 内建自测试电路改进设计4.1 基于LFSR 设计地址生成器分析4.1.1 LFSR 伪随机序列生成器的原理4.1.2 LFSR 伪随机序列生成器的优点4.1.3 传统的LFSR 地址生成器电路结构4.1.4 改进的LFSR 地址生成器电路结构4.2 测试算法分析4.3 实验结果分析4.4 本章小结第五章 总结与展望5.1 研究工作总结5.2 下一步工作建议参考文献致谢在学期间发表的学术论文附录
相关论文文献
标签:嵌入式存储器论文; 行块论文; 线性反馈移位寄存器论文; 自测试论文; 自修复论文; 修复策略论文;