在达芬奇DSP上对AVS视频编码器的结构优化

论文摘要

视频编码是多媒体系统的核心技术,也是构建多媒体应用的核心软件模块。当前,对视频编码的主流实现方案主要有三种,即基于PC的软解码,基于ASIC芯片的结构,基于数字信号处理器（DSP）的嵌入式系统。而DSP由于其强大的运算能力和灵活性得到了越来越多的重视,并逐渐成为视频编码系统的主流开发方式。Texas Instruments公司最新推出的达芬奇系列DSP芯片便为多媒体处理提供了一套完善的解决方法。这种芯片采用了双核结构,其片上集成了一片ARM926内核和一个C64X+的DSP内核,并且采用Codec Engine机制和一系列VISA（Video, Image, Speech, Audio）接口进行双核间的通信,方便了算法的开发。毫无疑问,达芬奇系列DSP在未来几年里,将在多媒体领域有着广阔的前景。AVS是我国推出的音视频编解码标准,如同大多数多媒体处理算法一样,它是一种高带宽流量、运算量大的数据流处理,对系统的性能要求很高。相关文献证明,Cache性能对编码器在DSP上的整体性能起着至关重要的作用。然而,传统的视频编码过程都是以宏块为基本处理单位,对一整帧图像中的宏块依次进行处理,这使得系统Cache的性能十分低下。针对这个问题,本文分别从指令Cache和数据Cache的性能分析,对AVS编码器在达芬奇DSP上的实现进行了结构上的优化。从指令Cache角度分析,将传统的编码流程拆分成若干个独立的阶段,尽可能的利用指令Cache的时间局部性和空间局部性,从而使指令Cache的性能得到明显的提升。与指令Cache的性能相比,数据Cache的性能对整个编码器的性能更具有决定作用。因此本文根据视频编码中数据访问特点和达芬奇DSP的存储器特点,针对数据Cache的性能优化,对数据的放置以及编码各参数结构的拆分进行了特殊安排。同时,针对编码过程中的巨大数据搬移量,在每个阶段都采用了DMA与乒乓Buffer结合的流水线,进一步提升编码器性能。

论文目录

• 摘要
• Abstract
• 1 绪论
• 1.1 媒体技术的发展
• 1.2 视频编码算法的发展历程
• 1.3 多媒体系统的实现方案
• 1.4 TI C6000 系列DSP 及DAVINCI 技术
• 1.5 论文主要工作
• 2 CACHE 的基本原理
• 2.1 CACHE 的基本规则
• 2.2 提升CACHE 性能的方法
• 2.3 CACHE 对系统性能的影响
• 2.4 本章小结
• 3 AVS 编码器中指令CACHE 性能的优化
• 3.1 AVS 编码的一般流程
• 3.2 帧内编码的阶段分割
• 3.3 帧间编码的阶段分割
• 3.4 实验结果
• 3.5 本章小结
• 4 AVS 编码器中数据CACHE 性能的优化
• 4.1 数据调度的优化
• 4.2 数据CACHE 的优化方法
• 4.3 CACHE 一致性问题的解决
• 4.4 实验结果
• 4.5 本章小结
• 5 总结与展望
• 5.1 全文工作总结
• 5.2 视频编码在嵌入式系统上的前景展望
• 致谢
• 参考文献