毫米波频率综合器的研究与设计

论文摘要

毫米波由于具有波长短、频带宽等特性,已在跟踪与制导雷达、电子对抗、毫米波通信等领域得到广泛应用。众所周知,毫米波系统中频率综合器设计的好坏将直接影响毫米波发射信号的质量,噪声系数,灵明度和输出信噪比等指标。对于全相参毫米波跟踪雷达,为了同时兼顾雷达作用距离,距离速度分辨率、降低系统功耗有效提取目标信息,系统为脉冲压缩体制,发射信号常采用脉宽可变的线性调频（LFM,Linear Frequency-Modulated）脉冲压缩信号。当前,采用直接数字频率合成（DDFS）技术来产生脉宽可变的LFM信号已逐渐成为主流趋势,但是只能在低频段实现。因此,毫米波频段LFM信号一般通过频综技术上变频得到。由于频综对整机系统特性影响重大,且在频率范围、频率步进、频谱纯度、变频时间等主要技术指标上的要求愈来愈高,故高性能频综始终是现代电子系统的关键技术之一。本文阐述了一种8毫米频段低杂散高分辨率频率综合器的设计。该设计在良好的频率规划和电路设计的基础上,将频综的设计融入收/发射频前端之中。整个频综部分包括DDS模块,5倍频模块,PLL I模块,PLL II模块,混频模块,控制电路模块等设计。该设计充分利用了直接数字频率合成（DDS）,锁相环（PLL）,FPGA等各自的性能优势,既降低了各级变频本振和脉宽可变LFM信号的实现难度,又在频谱纯度（相噪和杂散水平）与变频时间等关键技术指标上得到了较高的综合表现。LFM信号由DDS在较低的频率（80MHz）产生,然后,通过三次上变频至8MM频段作为毫米波发射信号。各级变频本振通过倍频器和S/C波段的PLL提供。实测结果表明:在S/C波段的PLL本振源最小步进10MHz,带宽5000MHz时,杂散电平小于-60dBc,相噪水平均优于-85dBC/Hz@1kHz,系统最大变频（频差500MHz）时间小于10μs,完全能够满足系统设计的综合指标要求。

论文目录

• 摘要
• ABSTRACT
• 第一章 引言
• 1.1 频率合成的概念及主要技术指标
• 1.2 频率合成技术概述
• 1.3 频率合成器的研究现状及发展趋势
• 1.3.1 频率合成器的研究现状
• 1.3.2 频率合成器的发展态势
• 1.3.3 本文的主要工作
• 第二章 直接数字频率合成（DDS）技术
• 2.1 DDS 的基本原理及特点
• 2.1.2 DDS 的结构
• 2.1.3 DDS 的工作机制
• 2.2 DDS 的相噪及杂散分析
• 2.2.1 DDS 的相噪分析
• 2.2.2 DDS 的杂散分析
• 2.2.3 改善DDS 杂散的措施
• 第三章 锁相环技术（PLL）
• 3.1 锁相技术的发展历史
• 3.2 锁相环（PLL）的基本结构
• 3.2.1 鉴相器（PD）
• 3.2.2 环路滤波器（LPF）
• 3.2.3 压控振荡器（VCO）
• 3.3 锁相环的性能分析
• 3.3.1 锁相环路的工作过程
• 3.3.2 锁相环路的基本方程及相位模型
• 3.3.3 锁相环路的线牲跟踪
• 3.3.4 锁相环路的噪声性能分析
• 3.3.5 锁相环路的杂散性能分析
• 第四章 毫米波频率综合器设计
• 4.1 DDS+PLL 组合系统方案及杂散分析
• 4.1.1 DDS 激励 PLL 方案
• 4.1.2 DDS 内环分频式
• 4.1.3 PLL 内插 DDS 组合方案
• 4.1.4 环外混频式组合方案
• 4.1.5 设计DDS+PLL 组合频综的注意事项
• 4.2 毫米波频率合成器技术指标与设计方案
• 4.2.1 频率合成器技术指标
• 4.2.2 频率合成器设计方案
• 4.2.3 频率合成器方案的可行性论证
• 第五章 毫米波频率合成器系统设计的实现
• 5.1 DDS 模块的实现
• 5.1.1 DDS 器件的选取
• 5.1.2 AD9958 介绍
• 5.1.3 AD9958 的参数设置及仿真
• 5.1.4 DDS 芯片的调试
• 5.2 5 倍频模块的实现
• 5.3 PLL I 模块的实现
• 5.3.1 PLL 器件的选取
• 5.3.2 环路参数设置及电路设计
• 5.3.3 PLL 电路的调试
• 5.4 PLL II 模块的实现
• 5.4.1 PLL 器件的选取
• 5.4.2 环路参数的设置及电路设计
• 5.5 混频模块的实现
• 5.6 控制模块的实现
• 5.7 系统杂散性能以及稳定性的调试
• 第六章 测试结果分析
• 结论
• 致谢
• 参考文献
• 个人简历
• 攻读硕士学位期间的研究成果