一种新型伪流水线时间—数字转换器系统建模与关键技术的研究

论文摘要

随着以手机为代表的个人手持设备的发展,无线通信和各种多媒体功能逐渐融合。市场对于电路低成本的要求使得各种功能模块单芯片集成化成为未来的发展趋势。工艺尺寸的逐步减小推动了数字集成电路性能的提高,但却给无线通信中不可或缺的射频电路设计带来了空前的阻碍。因此,为了化解数字电路与射频电路的设计冲突,射频电路的全数字化成为一种划时代的解决方案。全数字锁相环作为全数字射频电路的重要部分,除了具备了容易和数字电路部分容易集成的特性之外,还集成了对内部状态的预设、存储、恢复等优点,并可以通过“前馈”的方式,直接进行频率调制。它的易控制、可编程、易校准、可扩展性能,充分体现着数字电路的优点,把射频功能转移到了数字电路上来。作为全数字锁相环的关键模块,时间数字转换器的性能在一定程度决定其性能的好坏。时间数字转换器最重要的性能为分辨率、线性度和线性范围。经过近二十年的发展,时间数字转换器的分辨率已从纳秒级水平提高到了皮秒级水平。但全数字锁相环性能的持续提高则需要时间数字转换器在保证线性度的前提下向飞秒级分辨率前进。因此高线性度,高分辨率的时间数字转换器已成为当今研究的热点问题。本文对时间数字转换器的发展做了详细的分析和归纳,提出了一种具有高分辨率的伪流水线型时间数字转换器系统结构,并着重对其关键模块——时间放大器进行了创新设计,此外还对转换器的其他模块进行了优化。系统仿真结果表明,这种结构的时间数字转换器可以在很大程度上消除边沿比较器的非线性对转换器分辨率的限制。同时,本文还设计了一种闭环的时间放大器,对传统开环应用的时间放大器加上反馈机制以稳定其增益,从而为伪流水线型时间数字转换器实现的可行性提供了充分的依据。另外,本文还对时间放大器线性范围的扩大进行了设计,一定程度上缓解了时间放大器放大倍数和线性范围间的折衷关系,为大尺寸工艺下基于时间放大器的时间数字转换器的设计提供借鉴。最后,文章还对伪流水线型时间数字转换器各级子时间数字转换器进行了优化。

论文目录

• 摘要
• Abstract
• 第一章 引言
• 1.1 研究背景
• 1.2 时间数字转换器的发展历史
• 1.3 主要工作与论文组织结构
• 本章参考文献
• 第二章 时间数字转换器的特性与结构比较
• 2.1 时间数字转换器与模数转换器的比较
• 2.1.1 模数转换器特性简介
• 2.1.2 时间数字转换器简介以及和模数转换器的逐项比较
• 2.2 时间数字转换器的性能参数定义
• 2.3 时间数字转换器的结构比较
• 2.3.1 计数器型时间数字转换器
• 2.3.2 基于ADC的时间数字转换器
• 2.3.3 快闪型时间数字转换器
• 2.3.4 游标尺链型（VDL）时间数字转换器
• 2.3.5 环形时间数字转换器
• 2.3.6 两步式时间数字转换器
• 2.3.7 脉冲拉长式时间数字转换器
• 2.3.8 逐次逼近型时间数字转换器
• 2.3.9 基于局部无源内插（LPI）的时间数字转换器
• 2.3.10 基于选通式环形振荡器（GRO）的时间数字转换器
• 2.3.11 其他类型的时间数字转换器
• 2.4 基于TA的两步式时间数字转换器与其他时间数字转换器的比较
• 2.4.1 基于TA的时间数字转换器vs.VDL时间数字转换器
• 2.4.2 基于TA的时间数字转换器vs.CTD SA型时间数字转换器
• 2.4.3 基于TA的时间数字转换器vs.基于LPI的时间数字转换器
• 2.4.4 基于TA的时问数字转换器vs.多路GRO型时间数字转换器
• 本章参考文献
• 第三章 伪流水线时间数字转换器系统建模
• 3.1 伪流水线时间数字转换器的算法设计
• 3.2 伪流水线时间数字转换器与流水线数模转换器的比较
• 3.3 伪流水线TDC与基于TA的两步式TDC的比较
• 3.4 伪流水线TDC的误差分析及各级精度要求
• 3.5 系统仿真
• 本章参考文献
• 第四章 时间放大器的电路设计
• 4.1 SR-latch的时间放大特性
• 4.2 基于SR-latch的全差分时间放大器
• 4.3 增益稳定的时间放大器
• 4.4 增益线性范围积扩大的时间放大器
• 本章参考文献
• 第五章 伪流水线时间数字转换器其他关键模块的电路设计
• 5.1 边沿比较器
• 5.2 余量选择器
• 5.3 子时间数字转换器与编码电路
• 本章参考文献
• 第六章 总结与展望
• 6.1 总结
• 6.2 展望
• 附录 攻读硕士学位期间发表作品列表
• 致谢