逻辑电路软错误率评估模型设计与实现

论文摘要

以数字集成电路为基础的各类微处理器和微控制器广泛应用于社会的各个行业,处于信息采集和处理的中心位置。由于集成电路的基础地位,其可靠性就成为了整个系统正常工作的重要因素,尤其是在航天和军事应用等方面。当高能粒子入射半导体材料时,晶体管中的敏感区域会收集产生的电荷。如果收集的电荷足够多,由此而产生的单粒子效应会暂时改变节点的逻辑值,造成一个软错误。随着集成电路工艺的升级,软错误已成为影响电路可靠性的主要因素。与存储电路相比,逻辑电路的软错误率一直处于相对较低的状态。当工艺进入纳米级之后,逻辑电路软错误率迅速上升,有超越存储电路的趋势。本文针对集成电路中的软错误,介绍了软错误的形成机理以及评估和加固方法,研究了逻辑电路中软错误的产生过程和评估方法,提出了一种用于评估逻辑电路软错误率的模型。本文提出的逻辑电路软错误率评估模型基于软错误的产生过程,分析了诱发软错误的瞬时脉冲的产生、传播和捕获三个阶段,利用逻辑电路中固有的逻辑屏蔽效应、电气屏蔽效应和窗口屏蔽效应等现象来确定敏化路径以加速计算。本文提出的模型能够从电路网表文件中获取电路拓扑信息,能够根据电路中逻辑门的尺寸信息来快速准确地计算各个逻辑节点发生软错误所需的临界电荷,计算一定辐射环境中该电路的软错误率。该模型在晶体管级分析软错误的产生以及敏感区域的面积等信息,具有晶体管级分析的精确度。本文实现了所提出的评估模型,并选取测试电路进行了模拟分析。电路模拟的结果较好的反应了各个测试电路的软错误率,同时也对测试电路做出分析,得到电路的结构信息和软错误在电路中的分布情况。

论文目录

• 摘要
• ABSTRACT
• 第一章 绪论
• 1.1 课题研究背景
• 1.1.1 应用背景
• 1.1.2 辐射环境
• 1.2 软错误
• 1.2.1 软错误形成机理
• 1.2.2 SEU和SET
• 1.2.3 SDC和DUE
• 1.2.4 软错误率
• 1.3 相关研究
• 1.3.1 器件级模拟
• 1.3.2 电路级的模拟
• 1.4 论文的组织结构
• 第二章 集成电路软错误评估和加固方法概述
• 2.1 存储电路软错误率
• 2.2 逻辑电路软错误率
• 2.3 芯片软错误率
• 2.3.1 原始错误率
• 2.3.2 AVF及其计算
• 2.4 加固方法
• 2.4.1 器件级方法
• 2.4.2 电路级方法
• 2.4.3 体系结构级方法
• 2.5 本章小结
• 第三章 逻辑电路软错误率评估方法建模
• 3.1 逻辑电路中的软错误
• 3.2 逻辑电路中软错误的产生
• 3.3 逻辑电路中软错误的传播
• 3.3.1 传播过程中的屏蔽
• 3.3.2 传播过程中的衰减
• 3.4 逻辑电路中软错误的捕获
• 3.5 本章小结
• 第四章 逻辑电路软错误率评估模型实现
• 4.1 评估模型总体结构
• 4.2 评估模型工作流程
• 4.3 电路分析
• 4.3.1 语法分析过程
• 4.3.2 层级化处理
• 4.3.3 逻辑门结构
• 4.4 敏化路径分析
• 4.4.1 电路状态更新
• 4.4.2 路径屏蔽分析
• 4.4.3 计算敏化路径
• 4.5 SER计算
• 4.5.1 敏感面积
• 4.5.2 获取单个向量SER
• 4.5.3 整体SER
• 4.5.4 其他信息输出
• 4.6 本章小结
• 第五章 逻辑电路软错误率评估模型验证
• 5.1 实验条件
• 5.2 实验结果
• 5.3 电路数据
• 5.3.1 电路基本信息
• 5.3.2 电路中软错误分布
• 5.4 本章小结
• 第六章 结束语
• 6.1 全文工作总结
• 6.2 未来工作展望
• 致谢
• 参考文献
• 作者在学期间取得的学术成果