基于FPGA的多通道DMA控制器的IP核设计

论文摘要

当前,随着电子技术的飞速发展,智能化系统中需要传输的数据量日益增大,要求数据传送的速度也越来越快,传统的数据传输方式已无法满足目前的要求。在此前提下,采用高速数据传输技术成为必然,DMA(直接存储器访问)技术就是较理想的解决方案之一,能够满足信息处理实时性和准确性的要求。本文以EDA工具、硬件描述语言和可编程逻辑器件(FPGA)为技术支撑,设计DMA控制器的总体结构。在通道检测模块中,解决了信号抗干扰和请求信号撤销问题,并提出并行通道检测算法;在优先级管理模块中提出了动态优先级端口响应机制;在传输模块中采用状态机的设计思想设计多个通道的数据传输。通过各模块问题的解决及新方法的采用,最终设计出基于FPGA的多通道DMA控制器的IP软核。实验仿真结果表明,本控制器传输速度较快,主频达100MHz以上,且工作稳定。

论文目录

• 摘要
• ABSTRACT
• 第1章 绪论
• 1.1 选题背景及研究意义
• 1.2 DMA技术概述及发展动态
• 1.2.1 DMA技术概述
• 1.2.2 发展动态
• 1.3 相关技术及国内外发展现状
• 1.3.1 EDA技术
• 1.3.2 IP复用技术
• 1.3.3 FPGA在电子系统设计中的应用
• 1.4 本文所做的工作及主要内容
• 第2章 DMA控制器总体结构设计
• 2.1 DMA控制器总体结构及工作机理
• 2.1.1 DMA控制器总体结构
• 2.1.2 工作机理
• 2.2 DMA各功能模块详述
• 2.2.1 Registers模块
• 2.2.2 Channel test模块
• 2.2.3 CPU Interface模块
• 2.2.4 Timing Control模块
• 2.2.5 Priority Management模块
• 2.2.6 Transmission模块
• 第3章 DMA控制器各模块设计实现及EDA仿真
• 3.1 Channel test模块实现
• 3.2 CPU Interface模块实现
• 3.3 Priority Management模块实现
• 3.4 Transmission模块实现
• 3.5 DMA控制器总体实现
• 第4章 DMA控制器的模拟验证
• 第5章 总结与展望
• 参考文献
• 致谢
• 附录
• 附录1：通道检测模块的程序
• 附录2：CPU接口模块的程序
• 附录3：优先级模块的程序
• （1） 固定优先级的程序
• （2） 动态优先级的程序
• 附录4：传输模块的程序
• 附录5：控制器模拟验证统计结果
• 攻读硕士期间发表的论文及参加的科研项目