一种基于SiGeBiCMOS的高速采样/保持电路的设计

论文摘要

A/D转换器是将模拟信号转换成数字信号的数据转换系统,是模拟世界与数字处理系统之间的接口。现代先进的电子系统中几乎都包含A/D转换器,以利用先进的数字处理技术使系统性能更高。所以A/D转换器的性能成为影响到系统性能好坏的关键因素。不断发展的无线通信技术对A/D转换器的指标要求越来越高,比较显著的是受通信高频化、数字化雷达、软件无线电等的推动,A/D转换器呈现出向高速方向发展的趋势。采样/保持电路位于A/D转换器的最前端,是对连续的模拟信号瞬时值进行采样并保持一定时间的电路,且由采样/保持电路引入的误差无法通过后级电路进行校正,所以其采样速率和精度决定了整个A/D转换器的速率和分辨率。由此可见,采样/保持电路是A/D转换器中最关键的模块,对它的研究也一直倍受关注。本文针对超高速A/D转换器设计了一种用于其前端的高速采样/保持电路。本文首先介绍了超高速A/D转换器和高速采样/保持电路的发展和研究现状。接着概述了A/D转换器的基本原理和类型,并针对高速A/D转换器的常用结构进行了介绍和比较。然后着重介绍了采样/保持电路的设计过程:在比较了开环结构、闭环结构采样/保持电路的优缺点的基础上,根据设计指标的要求提出了一种开环全差分采样/保持电路结构,此结构由输入缓冲器、采样开关和输出缓冲器三个部分构成,每部分通过与其相同功能的其它结构进行比较分析后确定了最终的电路结构。其中由于采样开关（交换式射极跟随器——SEF）是电路获得高速性能的关键部分,所以对其工作原理及主要影响因素做了详细的分析。在最终电路中使用了前馈电容和伪开关的补偿结构,分别改善了保持模式馈通和基座误差这两个主要影响因素,使电路获得了良好的性能。电路设计完成后,进行了采样/保持电路的版图设计。本设计基于SiGe BiCMOS工艺,该工艺提供了180nm的CMOS和75GHz fT的SiGe HBT。在Cadence Spectre环境下进行仿真,在1.6GSPS的采样速率下,当输入信号为775MHz,1Vpp的正弦波时（相干采样,每周期只采样2个点）,该采样/保持电路的SFDR达到55.63dB,THD为-53.93dB,对应于8bits的分辨率。采用的电源电压为3.3V,此时功耗仅99mW。仿真结果证明该电路可以用于8bits 1.5GSPS的超高速ADC中。

论文目录

• 摘要
• Abstract
• 第一章 绪论
• 1.1 课题背景
• 1.1.1 超高速ADC 研究现状
• 1.1.2 高速S/H 研究现状
• 1.2 课题来源和意义
• 1.3 论文研究内容和架构
• 第二章 ADC 概述
• 2.1 ADC 的基本原理
• 2.2 ADC 的性能参数
• 2.3 高速ADC 性能比较
• 第三章 S/H 的设计
• 3.1 S/H 的基本原理
• 3.1.1 基本结构
• 3.1.2 采样定理
• 3.1.3 采样方法
• 3.2 设计工艺的选择
• 3.3 S/H 拓扑结构的选择
• 3.4 开环S/H 基本工作原理
• 3.5 传统的开环全差分S/H 结构
• 3.5.1 Fiocchi 结构
• 3.5.2 Volrenkamp 结构
• 3.6 设计的开环全差分S/H
• 3.6.1 输入缓冲器
• 3.6.2 采样开关
• 3.6.3 输出缓冲器
• 3.6.4 整体电路结构
• 第四章 仿真结果及版图设计
• 第五章 结论及进一步工作
• 5.1 结论
• 5.2 进一步工作
• 致谢
• 参考文献
• 攻读硕士学位期间取得的成果