YHFT-DSPx扩展总线I/O接口的设计与实现

论文摘要

在当今的数字信号处理系统（DSPs）中,DSP芯片间数据传输的速度、DSP芯片与外设之间数据交互的速度对于DSPs性能的影响越来越大,因此,性能优良的I/O接口在每一款DSP的设计中都占有重要的位置。本文阐述YHFT-DSPx中一个32bit并行I/O接口——扩展总线I/O接口的设计与实现,相关工作的重点如下:1.常用I/O接口在外设间连续切换访问时容易出现数据丢失而且效率不高,本文针对这种情况提出一种“帧处理”的方法,将对扩展总线I/O接口的访问隔离为许多段,每一段为一帧对应一个外设,帧与帧之间相隔离,从而保证了扩展总线I/O接口在外设间连续切换时数据交互的正确性,提高了扩展总线I/O接口的灵活性。2.深入研究常用的跨时钟域传输方法,结合扩展总线I/O接口自身的特点,采用简单、高效的传递方式并辅助以后端设计中的时钟节点对齐等手段解决了标准同步FIFO接口的跨时钟域传输问题。3.针对I/O接口以及存储器接口中常见的端口时序问题和数据采样问题展开一系列的分析与讨论,并且在本文的设计中采用调节时钟节点、异步对接等方法解决了这些问题。本文按照功能要求完成了扩展总线I/O接口的系统设计、逻辑设计以及验证相关工作,达到了设计要求。

论文目录

• 摘要
• ABSTRACT
• 第一章 绪论
• 1.1 课题研究背景及意义
• 1.1.1 课题来源和背景
• 1.1.2 课题意义
• 1.2 本文所做的研究工作
• 1.3 文章组织结构
• 第二章 扩展总线I/O接口系统结构
• 2.1 YHFT-DSPX概述
• 2.1.1 YHFT-DSPX总体结构
• 2.1.2 YHFT-DSPX扩展总线概述
• 2.2 扩展总线I/O接口功能特点
• 2.2.1 主要功能特点
• 2.2.2 扩展总线I/O接口设计要求
• 2.3 扩展总线基本结构
• 第三章 扩展总线I/O接口逻辑设计与实现
• 3.1 扩展总线I/O接口结构划分
• 3.2 控制寄存器
• 3.3 DMA通道缓冲
• 3.3.1 总体结构
• 3.3.2 帧头处理机制
• 3.3.3 帧头处理的状态控制
• 3.3.4 同步FIFO指针控制
• 3.4 译码
• 3.5 标准同步FIFO接口
• 3.5.1 总体结构
• 3.5.2 维护数据访问的顺序性
• 3.5.3 异步FIFO设计
• 3.5.4 端口信号和控制信号生成
• 3.5.5 数据通路
• 3.6 异步器件接口
• 3.6.1 总体结构
• 3.6.2 维护数据访问的顺序性
• 3.6.3 端口信号和控制信号生成
• 3.6.4 数据通路
• 3.7 仲裁
• 3.8 输入输出控制
• 第四章 功能验证
• 4.1 常用的验证方法
• 4.1.1 模拟验证
• 4.1.2 形式验证
• 4.1.3 静态时序分析
• 4.2 功能验证内容
• 4.2.1 扩展总线I/O接口验证计划
• 4.2.2 系统级功能验证
• 4.3 功能验证结果
• 第五章 时序优化及时序验证
• 5.1 综合简介以及时序优化
• 5.1.1 综合前的时序优化方法
• 5.1.2 综合后的时序优化方法
• 5.2 时序验证
• 5.2.1 时序验证基本流程
• 5.2.2 端口信号的时序参数调整
• 5.3 时序验证结果
• 第六章 结束语
• 6.1 工作总结
• 6.2 工作展望
• 致谢
• 参考文献
• 作者在学期间取得的学术成果