论文题目: 低功耗内建自测试设计方法研究
论文类型: 博士论文
论文专业: 微电子与固体电子学
作者: 李锐
导师: 时龙兴,陆生礼
关键词: 可测性设计,内建自测试,测试综合,测试功耗
文献来源: 东南大学
发表年度: 2005
论文摘要: 集成电路工艺的进步和电路规模扩大带来的测试挑战,要求越来越多的芯片包含内建自测试(BIST)电路。但由于自测试的测试向量之间相关性非常低、为缩短测试时间而采取的并行测试策略会破坏电路的低功耗结构和功耗管理方案,导致了测试模式下芯片的功耗远大于功能模式下的功耗,过高的测试功耗将引起芯片可靠性和成品率下降、封装成本增加和系统待机时间缩短。本论文着重于低功耗内建自测试设计研究,包括功耗约束下的BIST高层测试综合方法和门级低功耗BIST设计方法。BIST测试综合是指在电路行为级描述映射到RTL级描述过程中,实现电路中数据通路的结构设计和自测试电路设计,本文将测试功耗引入测试综合并充分利用功能寄存器实现功耗约束下的自测试设计。为达到上述目的,本文结合抽样模拟和曲面拟合的方法建立模块的随机响应模型,度量电路内部寄存器的可测性;通过故障模拟得出模块端口处的可测性约束,以此确定测试综合中可利用的测试资源。功耗约束的测试综合把测试资源和待测模块之间的关系用二进制变量表示,从测试路径的角度对测试功耗进行建模,以模块输入输出端口处的可测性测度为目标函数,采用整数线性规划搜索满足功能约束和测试约束的电路结构。实验结果表明,电路中任一模块的自测试都不会违反测试功耗约束,与其它测试综合方法相比,其测试面积开销更少。门级低功耗BIST设计从测试结构和测试向量两方面入手,提出了基于部分扫描的低功耗测试结构和面向功耗优化的测试激励生成方法。基于部分扫描的低功耗测试采取“Test-per-Scan”测试结构,通过结合部分扫描和“pipeline”测试方式,在保证故障覆盖率的条件下能大幅降低测试功耗,同时减少了测试面积开销,适用于时序逻辑的低功耗BIST设计。面向功耗优化的测试激励生成方法首先通过模拟退火算法把伪随机测试矢量集中分为“有效”测试矢量段和“无效”测试矢量段,然后根据段的首尾矢量设计“跳转”逻辑跳过测试激励中的无效测试向量以降低测试功耗,适用于组合逻辑的低功耗BIST设计。由于扫描测试在工业界的广泛应用,本文还给出低功耗扫描可测性设计作为基于部分扫描的低功耗BIST方法的补充。本文通过上述问题的研究,在设计流程的不同阶段解决自测试设计的测试功耗问题:在高层综合阶段,引入功耗约束和模块随机响应模型,自动生成低测试功耗、低面积开销的RTL电路结构;在逻辑综合阶段,针对测试功耗分别优化了电路结构和测试向量生成电路,以微小的故障覆盖率和面积开销为代价,最大程度降低测试功耗。最后,对整篇论文的研究进行了总结,并指出本课题中还有待于进一步研究的问题。
论文目录:
中文摘要
英文摘要
第一章 绪论
1.1 本课题研究背景
1.1.1 测试面临的挑战
1.1.2 SoC芯片测试举例
1.2 BIST概述
1.2.1 测试激励产生
1.2.2 测试响应压缩
1.2.3 BIST测试结构
1.2.4 小结
1.3 论文的主要工作和创新点
1.3.1 论文的主要工作
1.3.2 本文的创新点
1.3.3 论文结构
第二章 低功耗BIST设计概述
2.1 测试过程中的功耗问题
2.1.1 能耗和功耗估算模型
2.1.2 测试功耗问题起因
2.1.3 低功耗测试意义
2.2 低功耗BIST研究概述
2.2.1 低功耗测试激励产生
2.2.2 低功耗测试结构
2.2.3 RTL级低功耗设计
2.2.4 小结
2.3 高层测试综合
2.3.1 高层综合
2.3.2 测试综合
2.4 本章小结
第三章 运算单元随机响应模型
3.1 问题的提出
3.2 可测性度量
3.3 模块的随机响应模型
3.4 可测性和故障覆盖率之间关系
3.5 本章小结
第四章 功耗约束下的测试综合
4.1 启发式寄存器分配算法
4.1.1 PRPG和SA变量的选择
4.1.2 模块测试路径的建立
4.1.3 建立测试路径的启发规则
4.1.4 实验结果
4.1.5 小结
4.2 基于ILP寄存器分配算法
4.2.1 测试路径的建立
4.2.2 测试时间建模
4.2.3 测试功耗约束建模
4.2.4 实验结果
4.3 本章小结
第五章 门级低功耗可测性设计
5.1 基于部分扫描的低功耗内建自测试
5.1.1 全扫描和部分扫描
5.1.2 部分扫描算法
5.1.3 实验结果
5.2 基于模拟退火算法的测试矢量分组
5.2.1 概述
5.2.2 模拟退火算法
5.2.3 分组测试矢量的算法模型
5.2.4 “跳转”逻辑实现
5.2.5 实验结果
5.3 低功耗扫描测试
5.3.1 概述
5.3.2 捕获操作的划分
5.3.3 扫描移位操作的划分
5.3.4 实验结果
5.3.5 故障覆盖率和测试功耗的折中
5.3.6 实验结果
5.4 本章小结
第六章 总结与展望
参考文献
致谢
附录A 行为级综合基准电路
A.1 6阶FIR滤波器
A.2 6-tap小波滤波器
A.3 3阶IIR滤波器
A.4 4点离散余弦变换
博士阶段获得的研究成果
发布时间: 2007-06-11
参考文献
- [1].超大规模集成电路老化与内建自测试研究[D]. 李扬.合肥工业大学2013
- [2].集成电路低功耗内建自测试技术的研究[D]. 王义.贵州大学2009
- [3].三维集成电路测试关键技术研究[D]. 常郝.合肥工业大学2015
- [4].数字电路低费用低功耗测试技术研究[D]. 王伟征.湖南大学2011
- [5].电子系统内建自测试技术研究[D]. 朱敏.哈尔滨工业大学2010
- [6].基于SOC架构的可测性设计方法学研究[D]. 徐磊.清华大学2002
- [7].SoC低功耗测试技术和温度意识测试规划研究[D]. 曹贝.哈尔滨工业大学2010
相关论文
- [1].低测试成本的确定性内建自测试（BIST）的研究[D]. 周彬.哈尔滨工业大学2010
- [2].电子系统内建自测试技术研究[D]. 朱敏.哈尔滨工业大学2010
- [3].基于SOC架构的可测性设计方法学研究[D]. 徐磊.清华大学2002
- [4].混合信号电路故障诊断的内建自测试（BIST）方法研究[D]. 孙秀斌.电子科技大学2004
- [5].面向系统芯片测试的设计优化技术研究[D]. 张弘.西安电子科技大学2004
- [6].集成电路功耗估计及低功耗设计[D]. 徐勇军.中国科学院研究生院（计算技术研究所）2006
- [7].系统级芯片（SoC）可测试性结构及其优化的研究[D]. 王永生.哈尔滨工业大学2006
- [8].VLSI扫描测试中的低功耗测试方法研究[D]. 王伟.合肥工业大学2007