超短波高速跳频频率合成器的设计

论文摘要

高速跳频系统通常是指跳频速率大于500跳/秒的跳频系统。作为扩频通信体制中的一种重要类型,高速跳频系统因其出色的抗干扰、抗截获和抗人为阻塞能力,在当前军事通信研究领域引起广泛关注。跳频频率合成器作为高速跳频通信系统中不可缺少的一个关键部件,其性能的好坏对高速跳频系统的性能指标具有决定性影响。因此,对高速跳频频率合成器的设计研究具有重要的应用价值。基于本论文的设计技术指标要求,文章对频率合成器的设计和跳频序列的设计进行了深入的探讨和研究。在对跳频理论及频率合成理论分析的基础上,讨论了几种常用的频率合成方案,设计完成了一种适合于本论文技术指标要求的DDS频率合成器方案;同时,文章还比较分析了m跳频序列和RS跳频序列的性能特点以及它们的产生原理。最终确定选用RS(n,2)码跳频序列作为控制载波随机跳变的伪随机序列。为满足系统扩展、移植及修改方便的需要,以及较大的频段覆盖范围要求。最后,设计了以先进的DDS AD9954为核心的跳频频率合成器,并采用DSPTMS320VC5416和FPGA EP2C8Q208C8作为系统的中心控制和数据处理单元。在此基础上,完成了一个完整的快速跳频频率合成器的设计方案,并通过硬件设计实现,其跳频速率达到2000跳/秒,而且具有比较优越的整体性能。

论文目录

• 摘要
• Abstract
• 第1章 绪论
• 1.1 论文的背景、研究目的和意义
• 1.2 现代无线通信的干扰和抗干扰技术
• 1.2.1 无线通信中的干扰
• 1.2.2 扩频通信抗干扰技术
• 1.2.3 干扰与抗干扰的发展
• 1.3 跳频通信技术的研究状况和发展趋势
• 1.4 论文研究的主要内容
• 第2章 跳频通信原理
• 2.1 跳频通信的基本理论
• 2.1.1 扩频通信理论基础
• 2.1.2 扩频通信的工作原理及工作方式
• 2.2 跳频通信系统组成及数学模型
• 2.2.1 跳频通信系统组成
• 2.2.2 跳频系统信号模型分析
• 2.3 跳频通信抗干扰能力、技术指标分析
• 2.3.1 跳频系统技术指标分析
• 2.3.2 跳频通信系统的主要特点及抗干扰能力
• 2.4 本章小结
• 第3章 RS码和m跳频序列的设计及仿真分析
• 3.1 跳频序列的基础理论
• 3.1.1 跳频序列的作用
• 3.1.2 跳频序列的性能参数
• 3.1.3 跳频序列的设计要求
• 3.2 m伪随机序列码特点及其跳频序列设计构造
• 3.2.1 m序列的性质特点
• 3.2.2 m序列构造设计跳频序列
• 3.2.3 m跳频序列性能分析
• 3.3 RS伪随机序列及其跳频序列设计构造
• 3.3.1 伽罗华域
• 3.3.2 RS码的基本特性及跳频序列设计构造
• 3.3.3 RS码跳频序列性能仿真及分析
• 3.4 RS码序列和m序列构造跳频序列性能对比
• 3.5 本章小结
• 第4章 跳频频率合成器的方案选择和设计
• 4.1 频率合成器的基本概念和方法
• 4.1.1 频率合成器的基本概念
• 4.1.2 频率合成器的方法
• 4.2 两种实用直接数字频率合成器（DDS）实现方案的设计分析
• 4.2.1 DDS的工作原理和性能特点
• 4.2.2 DDS的两种实现方案设计分析
• 4.3 三种DDS/PLL组合频率合成实现方案的设计分析
• 4.3.1 环外混频式DDS/PLL频率合成器设计分析
• 4.3.2 DDS激励PLL的频率合成器设计分析
• 4.3.3 环内插入混频DDS/PLL频率合成器设计分析
• 4.4 超短波高速跳频频率合成器的主要技术指标要求
• 4.5 本系统方案的选定及论证
• 4.5.1 频率合成器的架构选择
• 4.5.2 数据处理和控制系统选择
• 4.5.3 跳频序列的选择
• 4.6 系统组成及主要器件
• 4.7 本章小结
• 第5章 系统硬件电路设计和软件设计
• 5.1 系统硬件电路
• 5.2 系统工作原理
• 5.3 系统主要模块单元硬件电路设计
• ctr串行接口控制器的设计'>5.3.1 增强型SPI_ctr串行接口控制器的设计
• 5.3.2 DDS部分电路
• 5.3.3 DSP处理器部分电路
• 5.3.4 FPGA配置部分电路设计
• 5.3.5 电源部分电路
• 5.4 RS（1023，2）码跳频序列的设计
• 5.5 跳频信号的输出及软件编程控制
• 5.5.1 跳频信号的输出原理
• 5.5.2 跳频信号输出软件编程控制
• 5.6 DSP处理器对Flash存储器的编程操作
• 5.7 系统电路设计中应注意事项
• 5.8 本章小结
• 结论
• 参考文献
• 攻读硕士学位期间发表的论文和取得的科研成果
• 致谢