基于ISO/IEC18000-6C标准的无源UHF RFID芯片设计

论文摘要

无源超高频射频识别（UHF RFID）技术以其远距离、高速度和低成本的优势,已经成为RFID技术的研究热点,并将成为未来信息社会建设的一项基础技术。本文从芯片的结构、低功耗模拟前端电路设计、基带处理器设计、低功耗优化方法和芯片设计流程等方面对RFID芯片的整体设计进行了研究。针对芯片中高效电源产生电路的研究,本文提出了两种新的设计方案,一种是0.18μm标准CMOS工艺兼容的电源产生电路,通过精确的阈值偏置电路消除了传统CMOS电荷泵的体效应和阈值损失,提高了能量转换效率,在负载为60KΩ时,最高可以达到29.8%的能量转换效率。另一种方案基于Chartered 0.35μm工艺,将肖特基二极管整流器与低阈值偏置电路相结合,提高了电路的灵敏度和能量转换效率。在负载为200KΩ,输入功率为-15dBm时,输出电压可达1.47V,其最低输入电压为275mV,最高能量转换效率为26.2%。对于模拟前端其它低压低功耗电路的设计,还包括参考电流源、稳压器、解调器电路和调制反射电路等,本文对电路的原理进行了分析并给出了相应的仿真结果和版图。在基带处理器的低功耗设计方面,本文提出了一种新的基带处理器结构,在原有功能模块的基础上加入了电源管理模块,可根据基带处理器的工作状态调整时钟的分配,从整体上降低了基带处理器的功耗。本文在基带处理器各个功能模块的低功耗设计中提出了一些新的思想,通过使用行波计数器、设计新的门控时钟单元、利用内存寻址原理进行并串转换等方法,替代了常规的电路,降低了模块功耗。在设计实现过程中,采用了Synopsys提供的Chartered 0.35μm标准单元库,利用DC综合工具自动完成逻辑综合并插入门控时钟单元,有效地降低功耗。通过Prime Power进行功耗分析得到基带处理器在3.3V供电电压下的平均功耗为65μW。设计的代码经过FPGA验证,可以实现与现有的阅读器进行通信。数字基带处理器采用Astro进行物理综合,并在版图中加入了低阈值掩膜以降低基带处理器的阈值和工作电压。最后的基带处理器版图和模拟前端版图在Cadence Virtuoso中进行整合得到多个测试芯片,并已经在Chartered进行MPW投片。

论文目录

• 摘要
• Abstract
• 第一章 绪论
• 1.1 研究背景
• 1.2 研究现状
• 1.3 论文研究内容与贡献
• 1.4 论文组织结构
• 第二章 UHF RFID 系统的物理基础和通讯协议分析
• 2.1 UHF RFID 系统工作原理
• 2.2 ISO/IEC18000-6 标准
• 2.3 UHF RFID 系统的信号调制方式
• 2.4 UHF RFID 系统的数据编码格式
• 2.4.1 阅读器到标签的数据编码
• 2.4.2 标签到阅读器的数据编码
• 2.5 UHF RFID 系统的通讯过程
• 2.6 小结
• 第三章 UHF RFID 芯片整体结构设计及性能指标分析
• 3.1 芯片整体结构
• 3.2 设计指标分析
• 3.2.1 模拟前端
• 3.2.2 基带处理器和非易失性存储器
• 3.3 整体设计流程
• 3.4 小结
• 第四章 UHF RFID 芯片低功耗模拟前端电路设计
• 4.1 CMOS 工艺兼容的倍压整流电路
• 4.2 带偏置的肖特基二极管整流电路
• 4.3 解调器电路
• 4.4 调制反射电路
• 4.5 低功耗参考电流源
• 4.6 稳压电路
• 4.7 EEPROM 倍压电路
• 4.8 上电复位电路
• 4.9 时钟电路
• 4.10 小结
• 第五章 低功耗基带处理器设计
• 5.1 基带处理器结构
• 5.2 低功耗关键模块设计
• 5.2.1 PIE 解码模块
• 5.2.2 命令解析模块
• 5.2.3 CRC 校验模块
• 5.2.4 随机数产生模块
• 5.2.5 反射编码模块
• 5.2.6 Slot Counter 模块
• 5.2.7 状态机
• 5.3 基带处理器设计实现
• 5.3.1 数字前端
• 5.3.2 数字后端
• 5.3.3 版图验证
• 5.4 小结
• 第六章 数模版图整合及测试方案设计
• 6.1 模块版图布局设计
• 6.2 测试引脚设计
• 6.3 总体验证
• 6.4 小结
• 第七章 总结与展望
• 致谢
• 参考文献
• 研究成果