千兆以太网物理层芯片发送电路中高速高精度数模转换器的设计与实现

论文摘要

本文的主要工作是实现适用于千兆以太网1000Base-T物理层模拟前端发送电路的高速高精度数模转换器。根据IEEE 802.3ab协议规定的1000Base-T发送通路的设计要求,在发送通路中需要实现一个5-bit分辨率,8-bit精度,125MHz采样速率,4ns转换速率以及共17级输出模拟电平的数模转换器（DAC）。过冲（Glitch）是DAC高速工作时精度的主要制约因素,为满足千兆以太网1000Base-T物理层发送通路数模转换器8-bit精度（高精度）,4ns转换时间（高速）设计要求,必须有效的降低DAC模拟输出过冲。本文在分析DAC的各种拓扑结构及编码方式并对这些结构的优缺点进行比较的基础上,针对协议要求以及发送电路的实际需要,设计了一个温度编码电流驱动型DAC。在温度编码电流驱动型DAC中结构中,带隙基准源、电流源单元阵列和开关锁存阵列是最关键三个部件,同时这三个部件也是过冲的主要来源。在本设计中带隙基准源采用一种电源电压抑制比（PSRR）高的电路结构来实现,提高了系统的稳定度和精度。本文设计了一种新型的单位电流源结构,单位电流源采用由8个小电流源单元构成的级联结构,电路中的每一级电流驱动单元由相邻相差为0.5ns的八相时钟依次控制,产生幅值递增或递减的阶梯波,然后利用低通滤波器对阶梯波进行平滑,得到4ns左右的转换时间,由于通过八相时钟对单位电流源开关的精确控制,从而大大降低了电流源的开关而产生的过冲。另外本文还设计了一种新型的正反馈锁存器（Latch）电路,有效的降低了电流源开关控制信号不同步导致的过冲。本电路参加了0.13um CMOS工艺流片,整个1000Base-T PHY（物理层）芯片采用76管脚四侧引脚扁平封装（QFP）。论文的最后部分进行了总结分析,对未来的工作提出了建议与展望。

论文目录

• 摘要
• ABSTRACT
• 第一章 引言
• 1.1 课题来源
• 1.2 课题意义
• 1.2.1 研究背景
• 1.2.2 本文的理论意义和实用价值
• 1.3 论文的组织结构
• 1.4 本章小结
• 第二章 千兆以太网发送电路系统分析
• 2.1 千兆以太网发送电路系统概述
• 2.2 发送系统数模转换器设计指标
• 2.3 本章小结
• 第三章 高速数模转换器DAC 设计理论分析
• 3.1 数模转换器的基本工作原理
• 3.2 数模转换器的静态特性
• 3.3 数模转换器的动态特性
• 3.4 高速数模转换器的实现结构
• 3.4.1 电流分配型DAC
• 3.4.2 电流驱动型DAC
• 3.5 电流驱动型DAC 的编码格式
• 3.5.1 二进制编码电流驱动型DAC
• 3.5.2 温度编码电流驱动型DAC
• 3.5.3 分段编码电流驱动型DAC
• 3.5.4 三种编码方式的比较
• 3.6 本章小结
• 第四章 千兆以太网发送电路中高速数模转换器的设计
• 4.1 DAC 电路架构设计
• 4.2 DAC 电路子模块设计
• 4.2.1 DAC 参考电流源的设计
• 4.2.2 DAC 温度编码电流源阵列设计
• 4.2.3 DAC 电流单元设计
• 4.2.4 DAC 锁存器电路设计
• 4.3 DAC 仿真结果
• 4.4 本章小结
• 第五章 千兆以太网发送电路中高速数模转换器的版图设计
• 5.1 DAC 电路整体版图设计
• 5.2 DAC 电路子模块版图设计
• 5.2.1 DAC 参考电流源的版图设计
• 5.2.2 DAC 温度编码电流源阵列版图设计
• 5.3 版图设计
• 5.4 本章小结
• 第六章 千兆以太网物理层芯片发送通路测试结果
• 6.1 测试简介
• 6.2 测试结果
• 6.3 本章小结
• 第七章 结论和展望
• 7.1 总结
• 7.2 设计成果
• 7.3 下一步工作展望
• 参考文献
• 致谢
• 攻读硕士学位期间发表及录用的学术论文