Nios Ⅱ在雷达信号处理系统中的应用

论文摘要

雷达信号处理系统是雷达系统的重要组成部分，传统采用DSP+FPGA的方式来实现。但是随着大规模集成电路设计技术的进步和制造工艺水平的提高，单个芯片上的逻辑门数的增加，FPGA的功能和处理能力越来越强，特别是由于近年来SOPC技术的发展，通过在FPGA中嵌入处理器，使得系统不仅具有FPGA的快速逻辑，同时还具有灵活性和可裁剪性的特点。单片完成系统级的集成已成为可能。本文提出将NiosⅡ软核嵌入式处理器应用于雷达信号处理系统，使得信号处理和系统控制能够集成单片完成，真正实现了SOPC。本文首先介绍了嵌入式系统和SOPC技术的发展状况，研究了NiosⅡ处理器的结构和特点；接着针对雷达信号处理系统的信号处理和系统控制两个部分，在NiosⅡ处理器中添加两个CPU核（Core 1和Core 2）。主要的信号处理模块：数字下变频、脉冲压缩、动目标检测（MTD）、恒虚警（CFAR）等，在NiosⅡ处理器的Core 1中完成；系统和外设控制模块：键盘显示模块、通用异步串行接口（UART）、USB通信等，在Core 2中实现。本文对各信号处理模块和控制模块进行了方案论证，提出了多种优化方案，并最终给出了仿真及测试结果。NiosⅡ在雷达信号处理系统中的应用，是雷达信号处理系统设计的一种新方法。它将DSP、FPGA、MCU的功能集成在一起，使SOPC成为可能，具有重要的现实意义。

论文目录

• 摘要
• Abstract
• 1 绪论
• 1.1 概述
• 1.1.1 嵌入式系统
• 1.1.2 SOC技术发展情况
• 1.1.3 SOPC技术发展情况
• 1.2 本论文研究的目的及意义
• 1.3 本论文的内容安排
• 2 Nios II处理器系统
• 2.1 Nios II处理器系统的组成
• 2.1.1 Nios II处理器内核
• 2.1.2 Nios II系统外围设备库
• 2.1.3 片上Avalon总线及各个接口
• 2.2 Nios II相比其它嵌入式处理器的优势
• 2.3 Nios II处理器相比DSP的优势
• 2.4 Nios II嵌入式系统开发流程
• 2.4.1 开发工具介绍
• 2.4.2 系统开发流程
• 2.5 Nios II处理器的启动过程及启动方式分析
• 2.6 本章小节
• 3 系统信号处理模块设计及调试
• 3.1 FIR滤波器的设计与实现
• 3.1.1 FIR滤波器结构
• 3.1.2 FIR滤波器设计步骤
• 3.1.3 用窗函数法设计FIR滤波器
• 3.1.4 FIR滤波器在Nios II中设计及优化方法
• 3.2 正交数字下变频模块的设计与实现
• 3.2.1 数字混频正交变换
• 3.2.2 数字下变频系统方案设计
• 3.2.3 数字下变频模块的仿真及实验结果
• 3.3 脉冲压缩模块设计
• 3.3.1 线性调频信号脉冲压缩方案
• 3.3.2 FFT算法在Nios II处理器中的实现
• 3.3.3 脉冲压缩模块的仿真及实验结果
• 3.4 动目标检测（MTD）模块设计
• 3.4.1 MTD检测原理
• 3.4.2 MTD在Nios II处理器中的实现
• 3.4.3 动目标检测模块的实验结果
• 3.5 恒虚警模块设计
• 3.5.1 CFAR基本原理
• 3.5.2 选大统计恒虚警（GO-CRAR）
• 3.5.3 恒虚警（CFAR）模块在Nios II中的实现
• 3.6 本章小节
• 4 系统控制模块设计及调试
• 4.1 键盘模块设计
• 4.2 显示模块设计
• 4.3 通用异步串行接口（UART）设计
• 4.3.1 UART模块功能描述
• 4.3.2 UART的调试
• 4.4 USB控制模块设计
• 4.4.1 CY7C68001介绍
• 4.4.2 Nios II和CY7C68001的软件接口设计
• 4.4.3 PC侧的软件实现
• 4.5 本章小节
• 5 优化系统、提升系统性能的多种途径及其实验结果
• 5.1 系统优化途径
• 5.2 本章小节
• 6 结束语
• 6.1 总结
• 6.2 展望
• 致谢
• 参考文献