24V输入、宽输出范围，高效Buck DC-DC Converter设计

论文摘要

本文介绍的是一款高压DC-DC转换器项目的电路和版图设计,这款芯片的输入电压范围是5.5～24V,输出范围是1.2V～VDD·90%。文章对DC-DC芯片设计的流程进行了总结,依次介绍了项目设计当中的各个阶段。第一部分是DC-DC的基本工作原理;第二部分介绍电路的行为模型以及频域分析;第三部分是电路设计阶段;第四部分则是版图设计的注意事项。电路仿真结果满足了项目的各项要求,版图已经流片。在控制模式方面,这款芯片的设计使用了PWM/PFM双模式的DC-DC控制,其中的PFM调制方式中采用了独创的最小占空比限制的方法实现。这种PFM控制模式之下,每个脉冲的占空比都大于等于一个固定的占空比。如果输出电流过小,输出电压就会上升。输出电压过高的时候时钟脉冲就被屏蔽。利用这种工作模式,在每几个周期中才会有一个脉冲,因此可以实现PFM调制。这种调制方式的优势在于功耗则比PWM模式明显降低的同时,可以保持很小的纹波。另外在频域分析部分,我们搭建了一个DC-DC的独创频域仿真平台,这个平台采用电流平均化模型的建模方法,可以直接代入电路中的负载和模拟模块,对DC-DC系统的环路增益和相位裕度进行分析。利用这个模型,我们对这款DC-DC芯片频率补偿进行了设计和仿真,并最终得到使环路稳定的补偿参数。本文在电路设计阶段中设计了最小占空比产生模块。PWM和PFM切换的电流点由最小占空比确定,为此最小占空比要于PWM稳定状态的占空比一同变化。这个模块生成的最小占空比与输出电压成正比,与输入电压成反比。PWM占空比也是于输入电压成反比,与输出电压成正比,因此最小占空比和PWM的稳定占空比在不同的输入输出电压下都很接近。设计了斜波补偿电流产生模块,该模块生成的斜波补偿电压和输出电压成正比,在输出电压大幅变化的情况下可以保证PWM环路的稳定。最后,本文介绍了高压版图设计的一些方法和注意事项。本次设计采用TSMC 0.6um 40V BCD工艺,Cadence Spectre仿真器。芯片在预定的输入输出整个范围内都能够保证环路的稳定。输出电压在输出电流1mA到1A跳变时最大误差小于5%,在输入电压19V和24V之间跳变时最大误差小于1%。电路最高效率超过85%。

论文目录

• 摘要
• ABSTRACT
• 目录
• 第1章 序言
• 1.1 研究背景
• 1.2 BUCK DC-DC芯片工作原理概述
• 1.2.1 PWM调制
• 1.2.2 PFM调制
• 1.2.3 系统控制方法
• 1.2.4 Power管的选择
• 1.2.5 反馈方式的选择
• 1.2.6 斜波补偿的作用
• 1.2.7 频域稳定方式
• 1.2.8 效率的计算
• 1.3 设计的流程
• 1.4 本文的章节介绍
• 第2章 总体设计阶段
• 2.1 电路设计的目标
• 2.2 电路的设计考量
• 2.2.1 工艺的选择
• 2.2.2 Power管的选择
• 2.2.3 总体框图和控制模式设定
• 2.2.4 模块的作用
• 2.2.5 PWM调制方式
• 2.2.6 PFM调制
• 2.2.7 工作模式之间的切换
• 2.2.8 控制方式的优缺点
• 2.3 影响效率的因素
• 2.4 高压部分的划分
• 第3章 行为级仿真与频域建模分析
• 3.1 电路行为级模型
• 3.1.1 平台的选择
• 3.1.2 Verilog-A系统设计
• 3.2 DC-DC平均化连续模型
• 3.2.1 模型中的环路
• 3.2.2 模型和系统仿真平台之间的关系
• 3.2.3 DC-DC系统中的零级点设定
• 3.2.4 平均化连续模型仿真结论
• 3.3 再次系统仿真
• 第4章 具体电路设计
• 4.1 电路的详细设计要求
• 4.1.1 系统仿真平台和引脚定义
• 4.1.2 芯片内部电路基本结构
• 4.2 预整流器（PRE-REGULATOR）
• 4.2.1 端口作用
• 4.2.2 内部结构和工作原理
• 4.3 电流、电压基准（CURRENT,VOLTAGE REFERENCE）
• 4.3.1 端口
• 4.3.2 内部电路和各个子模块的作用
• 4.4 内部LDO（INTERNAL LDO）
• 4.4.1 端口定义
• 4.4.2 内部电路子模块
• 4.4.3 LDO core子模块
• 4.4.4 UVLO
• 4.5 比较器（COMPARATOR）
• 4.5.1 端口定义
• 4.5.2 电路结构和工作原理
• 4.6 顶层逻辑（TOP-LOGIC）
• 4.6.1 端口定义
• 4.6.2 电路结构
• 4.6.3 双边沿触发器
• 4.7 振荡器（OSCILLATOR）
• 4.7.1 端口定义
• 4.7.2 电路功能和原理
• 4.8 误差放大器（ERROR AMPLIFIER）
• 4.8.1 端口定义
• 4.8.2 功能介绍
• 4.9 EA加速模块（EA-SRE,ERROR AMPLIFIER SLEW-RATE ENHANCEMENT）
• 4.9.1 端口定义
• 4.9.2 电路结构
• 4.9.3 电路工作原理
• 4.10 电流检测（CURRENT SENSE）
• 4.10.1 端口定义
• 4.10.2 功能介绍
• 4.11 最小占空比（MINIMUM ON-TIME）
• 4.11.1 端口定义
• 4.11.2 功能介绍
• 4.12 驱动器（DRIVER）
• 4.12.1 端口定义
• 4.12.2 功能介绍
• 4.13 软启动、电流限制以及短路保护（SOFT-START）
• 4.13.1 端口定义
• 4.13.2 功能介绍
• 4.13.3 仿真结果
• 4.14 下拉管（PULL-DOWN）
• 4.14.1 端口
• 4.14.2 工作原理
• 4.15 系统仿真的结果
• 第5章 版图设计
• 5.1 特殊的高压版图器件
• 5.2 高压电路的保护
• 5.3 版图布局的注意事项
• 5.4 最终版图
• 结束语
• 参考文献
• 感谢
• 附图