FPGA互连结构与布局布线算法研究

论文摘要

现场可编程门阵列（FPGA,Field Programmable Gate Array）由于能够进行编程、除错、再编程的重复操作,并可以充分进行开发验证,被认为是构建半导体芯片开发设计原型的最快途径,比专用集成电路（ASIC,Application-specificintegrated circuit）环境能更快实现相容的设计,而且风险更低。各种不同规模的电路在FPGA中实现的布通率和性能与FPGA结构紧密相关。随着集成电路的设计规模越来越大,FPGA为了满足这种设计需求,其规模也越做越大,传统结构的FPGA无法满足实际设计需求,在硬件结构设计上带来了巨大挑战,也对计算机软件提出了新的要求,各种复杂问题都集中到布局布线（P&R）这一步,以期提高各种电路在FPGA中的布通率,减少时延。于是,如何设计通用布局布线工具寻求更为优化的FPGA硬件结构,如何改进布局布线算法实现现有FPGA结构的高效利用成为探索的方向。FPGA的基本组成部分包括:可编程逻辑单元、输入输出单元和可编程互连资源[1]。其中,互连线,开关盒（SB,Switch Box）和连接盒（CB,Connection Box）是组成FPGA可编程互连结构的主要部分。对于特定的FPGA结构,合理利用FPGA逻辑单元阵列和通道中已有的布线资源,实现电路功能和提高性能,是布局布线的目标。针对传统岛型FPGA结构,本文提出了通用开关盒层次化模型,内层模型可用于描述任何四边开关盒结构。在此模型基础上,本文提出了新型开关盒结构JSB,比三种经典开关盒在布通率上有了较大提高;另外,通过建立开关盒外层模型,灵活分布FPGA纵横通道内可编程互连线,增大通道内异种互连线间连接的可能性,本文提出了一种优化策略,优化了电路时延。目前商用FPGA将传统的开关盒与连接盒合并,本文在学术上提出了通用布线块（GRB,General Routing Block）的可编程互连结构,在GRB结构中加入管脚之间的快速连接以及管脚与不同通道互连线的连接,以一定的面积为代价,大大提高了布通率和时延。在实用型FPGA研究方面,本文针对自主研发的FPGA芯片FDP250K设计了带有时钟、总线、宏模块布局的布局算法,充分利用了FPGA中的各种逻辑资源,支持各种电路在FDP250K芯片中的应用。

论文目录

• 摘要
• Abstract
• 1.引言
• 1.1.可编程逻辑器件背景知识
• 1.2.FPGA简介
• 1.3.FPGA软件设计流程
• 1.4.本文主要工作
• 1.5.论文组织结构
• 2.研究背景和前人工作
• 2.1.FPGA结构
• 2.2.CAD流程及主要研究工具
• 2.3.前人的工作
• 2.4.FDP250K结构
• 2.4.1.FDP250K逻辑资源结构
• 2.4.2.FDP250K互连结构
• 2.5.VPR的布局算法
• 3.层次化通用开关盒模型研究
• 3.1.层次化通用开关盒模型
• 3.2.算法描述
• 3.3.新型开关盒结构和布线资源分布优化
• 3.3.1.新型开关盒结构
• 3.3.2.互连线优化分布
• 3.4.实验结果
• 3.4.1.开关盒布通率比较
• 3.4.2.互连线时延优化分布
• 3.5.本章小结
• 4.FPGA布线结构通用布线块建模
• 4.1.传统布线结构与新布线结构
• 4.2.GRB模型与研究
• 5.FDP250K布局模块
• 5.1.FDP250K软件系统简介
• 5.2.FDP250K布局模块
• 5.2.1.FDP250K布局模块流程
• 5.2.2.FDP250K布局软件的实现
• 6.总结与展望
• 参考文献
• 致谢