FPGA配置数据流的安全性研究

论文摘要

由于利用FPGA实现系统设计比传统的基于专用集成电路的设计实现速度快、成本低,对于基于FPGA设计的安全性和知识产权保护问题的研究越来越受到广泛的关注。本文主要研究基于SRAM的FPGA设计的安全和知识产权保护技术,设计能有效保护配置数据流安全的FPGA结构。本文首先研究对只含一个配置数据流文件的FPGA系统加以保护的安全FPGA结构。与通用FPGA相比,安全FPGA结构嵌入一个解密机制,即解密器模块和密钥存储器模块。在此安全结构上,进一步对包含多个配置数据流文件的动态重构系统的安全进行研究。根据基于SRAM的FPGA支持部分重构、动态重构和自重构的特性,本文提出了有效保护动态重构系统的配置数据流安全的FPGA结构。该安全体系结构使用嵌入式微处理器控制自重构,使用有限状态机来判断配置数据流是否加密,使用安全算法的IP核生成解密电路。然后,使用Xilinx公司的Virtex-ⅡPro对所设计的安全FPGA结构进行了实验验证。实验表明采用安全自重构平台（Security Self-ReconfigurationPlatform,SSRP）结构的FPGA系统能够有效地防止配置数据流暴露造成的系统安全隐患和知识产权泄露问题。

论文目录

• 摘要
• Abstract
• 第1章 绪论
• 1.1 课题背景
• 1.2 国内外发展现状
• 1.2.1 国外研究现状
• 1.2.2 国内研究现状
• 1.3 本文的工作
• 1.4 本文的组织
• 第2章 基于FPGA的动态重构及加密技术
• 2.1 动态重构的理论研究
• 2.1.1 动态重构技术
• 2.1.2 基于模块的动态重构技术
• 2.2 AES算法的理论研究
• 2.2.1 算法的结构
• 2.2.2 算法的工作模式
• 2.3 设计平台研究
• 2.3.1 结构分析
• 2.3.2 配置过程分析
• 2.4 本章小结
• 第3章 安全体系结构研究
• 3.1 配置数据流的结构研究
• 3.1.1 未加密的配置数据流结构
• 3.1.2 加密的配置数据流结构
• 3.2 单配置数据流的安全FPGA结构研究
• 3.2.1 配置逻辑
• 3.2.2 JTAG逻辑
• 3.2.3 密钥存储器
• 3.2.4 解密器
• 3.3 多配置数据流的安全FPGA结构研究
• 3.3.1 SRP
• 3.3.2 SSRP
• 3.4 本章小结
• 第4章 SSRP结构的设计与实现
• 4.1 SRP结构的设计
• 4.1.1 微处理器核和总线
• 4.1.2 ICAP
• 4.1.3 其他外围部件
• 4.2 安全配置的实现
• 4.2.1 加密判断电路的实现
• 4.2.2 解密电路的实现
• 4.3 本章小结
• 第5章 仿真综合及实验结果
• 5.1 加密判断电路的仿真
• 5.1.1 仿真及综合
• 5.1.2 实验结果及其分析
• 5.2 解密电路的仿真
• 5.2.1 仿真及综合
• 5.2.2 实验结果及其分析
• 5.3 SSRP结构的验证
• 5.3.1 仿真及综合
• 5.3.2 实验结果及其分析
• 5.4 本章小结
• 结论
• 参考文献
• 攻读硕士学位期间发表的论文和取得的科研成果
• 致谢
• 附录