论文摘要
目前,随着技术的高速发展,越来越多的无线电收发信机功能适合采用数字技术设计和实现。因为数字技术相比较模拟技术具有很大的优越性,主要表现在处理精度高,灵活性好,设备体积小,功耗低,抗干扰能力强等方面。理想软件无线电要求A/D和D/A尽量向射频靠拢,而将尽可能多的无线电功能用软件加以实现。目前,受芯片制造技术的制约,软件无线电收发信机的功能还适合在中频上加以实现。研究的重点一方面是针对多种体制信号进行全数字化调制解调高效结构以及实现算法的研究,另一个方面就是采用高速A/D、D/A转换器以及高性能,大规模可编程器件进行样机的工程研制。这些工作对于将来实现理想软件无线电的功能无疑具有重要的理论和实践意义。本文是围绕着中频数字收发信机的设计这一主题展开的。首先是关于2Mbps码率PCM/FM遥测数字接收机设计问题,主要包括三个研究点:1)提出了一种高效的数字FM解调算法;2)研究了PCM/FM信号的同步技术,包括载波同步和PCM码同步两方面,提出了一种载波频偏抑制的新方法;3)采用高速ADC,专用数字下变频器件（DDC）和FPGA设计和实现了PCM/FM中频数字化接收机,对其性能进行了实验测试。针对经典DDC方法难以实现宽带信号的有效接收问题,本文的第二个研究内容是关于四种高效的宽带数字下变频实现结构,能够解决其技术瓶颈。高速数传收发信机的设计是跟踪与数据中继卫星系统（TDRSS）的关键技术之一。本文的第三个研究内容关于800Mbps速率8PSK高速数传接收机的设计难题,主要研究点包括:1)提出了8PSK高速数传接收机的实现方案和频域并行处理解调算法,进行计算机仿真验证;2)采用超高速ADC和高性能FPGA设计和实现了8PSK高速数传接收机,对样机进行了测试。本文的第四个研究内容关于中频数字调制器设计和宽带频率合成技术,主要研究点包括三个方面:1)基于ICS564 DAC卡实现了4通道多模式中频数字调制器;2)提出了800Mbps速率8PSK高速数传中频调制器的实现方案,采用高性能FPGA和超高速DAC设计和实现了样机,给出了实验结果;3)采用一种改进的DDS+PLL的频率合成技术设计和实现了一种能够同时覆盖S、L和C波段的宽带低相噪频率合成器。本文的主要创新之处:（1）在PCM/FM中频数字化接收机的研究中,提出了一种高效的FM解调算法,它采用CORDIC（Coordinate Rotation Digital Computer）算法进行鉴相,再对鉴相结果进行一阶差分鉴频。该算法适合于在FPGA中以多级流水线结构实现,具有运算量小,处理速度快的优点;（2）对PCM/FM中频数字化接收机的同步技术进行了研究,包括载波和码同步两方面。提出了一种基于滑窗幅度检波和抵消的载波频偏抑制新方法。该算法具有运算量小,对频偏变化适应能力强的优点;（3）采用中频采样ADC,专用DDC器件和FPGA实现了PCM/FM中频数字化接收机,实验结果表明样机达到了较好的技术指标;（4）研究了四种高效的宽带DDC实现结构:混频器后置结构、最小公倍数结构、一次变频结构和二次变频结构,能够有效地降低滤波和混频的乘法速度。（5）针对800Mbps速率8PSK高速数传接收机的设计难题,提出了其实现方案以及频域并行处理的信号解调算法,计算机仿真结果证明了其可行性;（6）采用超高速ADC和高性能FPGA完成8PSK高速数传接收机设计,实验结果表明样机能够正确地解调8PSK信号;（7）提出了800Mbps速率8PSK高速数传中频调制器的实现方案,采用高性能FPGA和超高速DAC完成了样机设计,实验结果表明8PSK输出信号达到了较好的EVM（Error Vector Magnitude）指标;（8）采用一种改进的DDS+PLL的频率合成技术,成功地设计出一种能够同时覆盖L、S、C频段的宽带低相噪频率合成器,达到了较好的技术指标。
论文目录
摘要ABSTRACT第一章 绪论1.1 研究背景1.2 数字化技术发展概况1.2.1 ADC和DAC技术发展概况1.2.2 软件无线电专用ASIC器件发展概况1.2.3 高性能FPGA和DSP器件发展概况1.3 国内外数字收发信机发展概况1.3.1 国外数字收发信机发展概况1.3.2 国内数字收发信机发展概况1.4 数字收发信机的研究动态和评价指标1.4.1 数字收发信机的研究动态1.4.2 数字收发信机的评价指标1.5 本文的主要工作第二章 中频数字化调制与解调基本理论2.1 采样定理2.1.1 Niquist采样定理2.1.2 带通采样定理2.1.3 A/D和D/A变换器的性能指标2.2 多速率信号处理理论2.2.1 整数倍抽取2.2.2 整数倍内插2.2.3 采样率的分数倍变换2.2.4 抽取和内插的多相滤波结构2.2.5 采样率变换的多级实现2.3 高效数字滤波器2.3.1 理想滤波器2.3.2 半带滤波器2.3.3 积分梳状滤波器2.4 数字正交变换理论2.4.1 数字正交调制2.4.2 数字正交解调第三章 PCM/FM中频数字化接收机FM解调技术研究3.1 再入遥测系统简介3.2 PCM/FM遥测信号特征3.2.1 PCM信号3.2.2 PCM/FM信号3.3 经典PCM/FM解调方法3.3.1 PCM/FM信号的非相干解调系统3.3.2 模拟锁相鉴频器3.4 基于CORDIC算法的FM解调技术3.4.1 CORDIC算法简介3.4.2 CORDIC算法鉴相3.4.3 一阶差分鉴频3.4.4 FM解调算法的FPGA实现3.5 PCM/FM数字中频接收机解调算法仿真3.6 结论第四章 PCM/FM中频数字化接收机同步技术研究4.1 传统PCM/FM同步技术4.1.1 载波同步4.1.2 PCM数据恢复系统4.2 全数字接收机的同步处理技术4.3 PCM/FM载波频偏抑制算法4.3.1 载波频偏对FM解调的影响4.3.2 基于滑窗幅度检波和抵消的载波频偏抑制新方法4.4 PCM码同步方法4.4.1 数字内插的物理意义4.4.2 定时误差检测4.4.3 多项式数字内插器4.4.4 内插控制器4.4.5 计算机仿真4.5 PCM码同步的FPGA实现方法4.6 结论第五章 PCM/FM中频数字化接收机系统实现5.1 硬件实现的总体结构5.1.1 高速A/D变换模块5.1.2 AD6620的设计5.1.3 解调算法的FPGA实现5.2 系统测试5.2.1 FM解调实验5.2.2 误码率测试5.2.3 接收灵敏度测试5.3 结论第六章 高效宽带数字下变频器研究6.1 宽带数字接收机概述6.2 宽带数字下变频器的技术瓶颈6.3 宽带数字下变频器的高效实现结构6.3.1 混频器后置结构6.3.2 最小公倍数结构6.3.3 一次变频结构6.3.4 二次变频结构6.4 高效DDC结构的性能比较6.5 结论第七章 8PSK高速数传数字接收机技术研究7.1 高速数传系统概述7.2 高速数传接收机实现方案研究7.2.1 接收机架构选择7.2.2 高速数据并行处理架构7.2.3 高速数传接收机组成及工作流程7.3 8PSK高速数传接收机关键算法研究7.3.1 直接中频采样和免混频正交数字下变频7.3.2 高速数据并行DFT/IDFT结构7.3.3 频域匹配滤波7.3.4 高速8PSK信号符号同步技术7.3.4.1 高速数据的定时恢复环路设计7.3.4.2 定时相位误差的估计7.3.4.3 定时相位误差的频域校正算法7.3.5 8PSK信号解调算法的计算机仿真7.4 结论第八章 8PSK高速数传接收机系统实现8.1 接收机硬件总体架构8.1.1 关键实现技术分析8.1.2 关键器件简介8.2 高速ADC电路设计及测试8.2.1 ADC电路设计8.2.2 中频直接采样模块测试8.3 高速采样数据的串/并变换和可靠接收8.3.1 高速采样数据的串/并变换8.3.2 高速采样数据的可靠接收8.4 数字下变频与I、Q数据复用8.5 32点DFT/IDFT频域匹配滤波器的FPGA实现8.5.1 实现算法推导8.5.2 频域匹配滤波器的定点量化实现8.5.3 频域匹配滤波器的功能检测8.6 高速8PSK符号同步电路实现及验证8.6.1 8PSK符号同步的FPGA实现8.6.2 定时同步的功能检测8.7 数字接收机的FPGA资源消耗8.8 结论第九章 中频数字调制技术及宽带频率合成器研究与实现9.1 软件无线电多模式调制理论9.2 多模式中频调制器设计9.2.1 硬件平台9.2.2 应用程序开发9.2.3 实验结果9.3 宽带频率合成器的设计9.3.1 频率合成技术概述9.3.2 宽带频率合成器的主要技术指标9.3.3 常用的DDS+PLL频率合成方案9.3.4 宽带频率合成器实现方法9.3.5 宽带频率合成器实验结果9.3.6 宽带频率合成器的应用9.4 8PSK高速数传中频调制器设计与实现9.4.1 免混频正交调制9.4.2 发端波形成型滤波器设计与实现结构9.4.3 抗镜像滤波器设计9.4.4 8PSK高速数传中频调制器电路实现9.4.5 实验结果9.5 结论第十章 全文总结及展望致谢参考文献攻读博士期间取得的研究成果
相关论文文献
标签：数字收发信机论文; 数字下变频论文; 高速数传论文; 频率合成论文;
