高压摆率运放的研究与设计

高压摆率运放的研究与设计

论文摘要

在ADC这样的数据转换系统中,采样/保持电路用于处理从前置抗混叠滤波器输出的信号。具有高压摆率的运放可用作构成采样/保持电路的比较器(或称一位模数转换器)。采用高压摆率运放是实现高速ADC的办法之一,用作比较器的运放的压摆率直接影响采样/保持电路的采样时间,进而影响ADC的数据转换时间。设计工具主要有:Cadence Virtuoso Schematic、Cadence Analog Design Environment、Cadence Layout Editor等,采用0.35μmBiCMOS模数混合信号工艺模型仿真,并以3.3V单电源供电。整个电路由高压摆率主运放、增益提升运放、共模反馈电路、宽幅镜像电流源电压偏置电路、基准电流源接入电路有机组合而成。由于采用3.3V电源供电排除了使用源端交叉耦合运放结构的可能,故文章采用一种“高压摆率输入级+镜像电流源运放”的结构来提高压摆率。高压摆率输入级能突破尾电流对负载电容充电的限制,但最终将受限于其中一个输入管的工作状态从饱和区过渡到线性区。镜像电流源运放结构则进一步将对负载的充电电流放大,但其镜像比例不能过大,否则会使输出电压摆幅降低到难以接受的地步。由于采用单级结构提高运放速度,造成运放增益较低。为解决此问题,设计中还引入了增益提升结构,使之能兼顾高压摆率和高增益这两个指标。该运放的压摆率最终达到1000 V/μs以上,开环增益在110dB以上,单位增益带宽超过500MHz,相位裕度为68°,具有较好的频率特性及稳定度。所设计的运放克服了尾电流对压摆率的限制,压摆率、单位增益带宽、相位裕度、开环增益等主要技术指标达到设计要求,但电路结构较为复杂,功耗也偏大,还有待进一步改进。

论文目录

  • 摘要
  • Abstract
  • 第1章 绪论
  • 1.1 背景及应用
  • 1.2 高转换速率运放的发展现状
  • 1.2.1 源端交叉耦合电路结构
  • 1.2.2 镜像电流源运放
  • 1.2.3 两单端输出镜像电流源运放组成的全差分运放
  • 1.3 主要内容
  • 第2章 主要电路模块介绍
  • 2.1 高压摆率输入级电路
  • 2.1.1 工作原理概述
  • 1、M2的源端小信号电压'>2.1.2 差分工作时M1、M2的源端小信号电压
  • 5和M6栅端的小信号电压增益'>2.1.3 差分工作时从输入端到M5和M6栅端的小信号电压增益
  • 2.1.4 差分工作状态的截止
  • 2.1.5 输入管漏端电流的最大值
  • v(s)'>2.1.6 主运放零极点分析及全频率增益Av(s)
  • 2.1.7 主运放的单位增益带宽及静态偏置电流
  • 2.1.8 主运放的共模输入范围及差分输入对管静态偏置电压的确定
  • 2.2 共模反馈电路
  • 2.2.1 全差分运放必须添加共模反馈电路的原因
  • 2.2.2 所采用共模反馈电路的分析与设计
  • 第3章 手工估算
  • 3.1 主要设计指标
  • 3.2 电路全景图
  • 3.3 ICMR及SR的确定
  • 3.4 主运放最顶层电路设计
  • 3.4.1 主运放最顶层电路
  • 3.4.2 最顶层电路中各支路静态电流
  • 3.4.3 主运放最顶层电路中各MOS管宽长比
  • 1的设计'>3.5 辅助运放A1的设计
  • u,Al与ωu,OL的关系'>3.5.1 ωu,Al与ωu,OL的关系
  • 1的设计指标'>3.5.2 A1的设计指标
  • c的最小值'>3.5.3 补偿电容Cc的最小值
  • 3.5.4 确定输入级各支路电流
  • 1、S0、S3、S2、S4'>3.5.5 计算宽长比S1、S0、S3、S2、S4
  • 5的参数gm5、S5、ID5'>3.5.6 N5的参数gm5、S5、ID5
  • 6的参数gm6、S6、ID6'>3.5.7 N6的参数gm6、S6、ID6
  • 3.5.8 确定互偏置电路中各MOS管尺寸及电阻值
  • 2(?)的设计'>3.6 增益提升运放A2(?)的设计
  • 3.6.1 主要指标及结构选择
  • 1、X2的跨导及宽长比S1、S2、S0'>3.6.2 输入管X1、X2的跨导及宽长比S1、S2、S0
  • D3、ID4及X3、X4的宽长比S3、S4'>3.6.3 折叠共源支路电流ID3、ID4及X3、X4的宽长比S3、S4
  • D5、ID6的取值及M5-M10的宽长比'>3.6.4 输出支路电流ID5、ID6的取值及M5-M10的宽长比
  • 3p的设计'>3.7 增益提升运放A3p的设计
  • 3.8 共模负反馈电路中各MOS管尺寸设计
  • 3.9 偏置电路
  • 3.9.1 宽幅镜像电流源电压偏置电路
  • 3.9.2 接入基准电流的电流偏置电路
  • 3.9.3 各模块MOS管尺寸估算值列表
  • 第4章 仿真及结果分析
  • 1的仿真'>4.1 A1的仿真
  • 1的交流分析'>4.1.1 A1的交流分析
  • 1转换速率'>4.1.2 A1转换速率
  • 1的建立时间'>4.1.3 A1的建立时间
  • 2n和A3p的交流分析'>4.2 A2n和A3p的交流分析
  • 4.3 整个电路的仿真
  • 4.3.1 交流分析
  • 4.3.2 输入大阶跃信号时的压摆率
  • 4.3.3 共模反馈环路的环路增益和相位裕度
  • 4.3.4 共模增益及共模抑制比
  • 4.3.5 共模输入范围
  • 4.3.6 单端输出电压摆幅
  • 4.3.7 电源抑制比PSRR
  • 4.3.8 输入等效噪声
  • 第5章 后端设计
  • 5.1 Pcell单元的制作
  • 5.2 运放各模块及整个运放的版图
  • 5.3 版图验证及后仿真
  • 结论
  • 致谢
  • 参考文献
  • 攻读硕士学位期间发表的论文及科研成果
  • 相关论文文献

    • [1].评“也谈理想运放的虚短虚断概念”一文[J]. 电气电子教学学报 2020(02)
    • [2].一种精密运放的数字修调技术[J]. 电子产品世界 2020(02)
    • [3].采用面向低噪声的运放进行设计[J]. 单片机与嵌入式系统应用 2018(02)
    • [4].采用超低失调运放的集成积分器的设计与实现[J]. 高技术通讯 2016(Z1)
    • [5].也谈理想运放的“虚短虚断”概念[J]. 电气电子教学学报 2018(03)
    • [6].运放输出峰峰值测试中输入信号的取值[J]. 今日电子 2016(11)
    • [7].一种带失调自校正运放的电流采样电路设计[J]. 电子产品世界 2016(08)
    • [8].运放的跟随应用电路分析[J]. 电子制作 2013(07)
    • [9].采用面向低噪声的运放进行设计[J]. 今日电子 2017(03)
    • [10].较低功率运放:实用正弦波 设计要点564[J]. 电子产品世界 2017(08)
    • [11].单电源型线性运放静态工作点的分析[J]. 电子科技 2011(02)
    • [12].一种应用于红外焦平面阵列的运放结构[J]. 电子器件 2008(02)
    • [13].单电源运放在电路设计中的应用[J]. 安徽电子信息职业技术学院学报 2008(05)
    • [14].采用面向低噪声的运放进行设计[J]. 电源世界 2018(06)
    • [15].一款高增益、低功耗、宽带宽全差分运放设计[J]. 电子与封装 2016(05)
    • [16].电子系统设计技术及应用专题讲座(二) 第3讲 单电源供电运放的偏置方法及其应用[J]. 军事通信技术 2013(04)
    • [17].新日本无线成就运放经典之作[J]. 电子设计技术 2012(01)
    • [18].高速精密运放的模型建立方法研究[J]. 山西电子技术 2012(05)
    • [19].多级运放稳定性研究[J]. 电子制作 2016(24)
    • [20].精密运放:为您的设计寻找合适的架构[J]. 今日电子 2012(12)
    • [21].一种采用增益增强技术的全差分运放设计和实现[J]. 电子器件 2010(06)
    • [22].一种改进跨导运放的采样保持电路[J]. 四川大学学报(自然科学版) 2010(02)
    • [23].对低频信号下实际运放运算特性的分析与讨论[J]. 楚雄师范学院学报 2008(03)
    • [24].基于FPGA的集成运放参数测试仪[J]. 信息与电脑(理论版) 2017(19)
    • [25].一种低功耗无运放的带隙基准电压源设计[J]. 电子与封装 2015(02)
    • [26].高速高增益运算放大器的设计及应用[J]. 电路与系统学报 2008(02)
    • [27].用一个运放接双色LED显示电压的波动[J]. 电子产品世界 2014(Z1)
    • [28].基于运放的二端口电路一般实现方法研究[J]. 电气电子教学学报 2019(04)
    • [29].运放-电容结构积分电路的思考[J]. 科教导刊(上旬刊) 2019(09)
    • [30].单电容米勒补偿三级运放设计[J]. 电子器件 2009(02)

    标签:;  ;  ;  ;  

    高压摆率运放的研究与设计
    下载Doc文档

    猜你喜欢