锁相环频合器的分频器的设计及其环路的分析

论文摘要

现代科技的发展对信号源提出了越来越高的要求,要求信号源的频带宽、频率分辨率高、频率稳定度高、相位噪声和杂散很低、能程控等。频率合成技术是产生大量高精度频率信号的主要技术,频率合成器是一种相位锁定装置,是通讯、雷达、仪器仪表、高速计算机和导航设备中的一个重要组成部分。频率合成器是可由一个工作范围在GHz范围的锁相环构成。在高频范围内工作的锁相环是整个系统中功耗最大的部分之一,因此对锁相环的低功耗研究对降低整个系统的功率损耗有着重要的意义。分数分频频率合成器则是近年来出现的一种新技术,它与传统的整数分频频率合成器相比具有频率分辨率高、相位噪声低等优点。前置分频器位于高频锁相环的反馈部分。由于工作频率很高,前置分频器也是锁相环中功耗最大的部分之一。低功耗的前置分频器设计可以很大程度上降低整个锁相环的功率损耗。本文首先介绍了锁相环的基本结构,对处于锁定时的线形数学模型的推导和分析以及在时域和频域的响应,并对其环路特性进行了讨论。第三章在传统设计结构的基础上针对相位噪声的问题对预分频器以及前置放大器进行了改进（预分频器采用双模CML结构,前置放大器采用带输入匹配网络的差分结构）,完成了具有低相位噪声的用于整数分频频率合成器的预分频器及前置放大器的电路与版图的设计以及芯片的测试工作（TSMC,0.35um CMOS工艺）,频率合成器芯片测试结果显示,工作范围为20MHz-1300MHz,系统在频率偏离100KHz点相位噪声达到-124.60dBc/Hz,在锁定状态频率偏移为22Hz,锁定时间为35ms,符合了设计指标的要求;其次,完成了一种用于采用三阶sigma-delta调制器的Fractional-N锁相环频率合成器的电路设计与版图设计（TSMC,0.35um CMOS工艺）。预分频器采用可编程的分频设计,分频范围是64-127,最高输入频率可达1.6GHz。最后分析了PLL的基本设计步骤以及其他模块的设计,并给出了其测试的结果,并进行了分析。

论文目录

• 摘要
• ABSTRACT
• 第一章 绪论
• 1.1 频率合成器的研究背景
• 1.2 国内外的发展现状和趋势
• 1.3 本文的研究内容及论文结构
• 第二章 电荷泵锁相环的基本原理和环路分析
• 2.1 锁相环基础
• 2.1.1 鉴相器
• 2.1.2 压控振荡器
• 2.1.3 环路滤波器
• 2.2 锁相环线性模型
• 2.3 锁相环环路分析
• 2.3.1 锁相环路的跟踪
• 2.3.2 锁相环路的捕获性能
• 2.3.3 锁相环的噪声
• 第三章 整数分频的频率合成器中分频器的设计
• 3.1 分频器的系统介绍
• 3.2 前置放大器的设计
• 3.3 前置分频器单元结构
• 3.3.1 TSPC结构（True Single Phase Clock）
• 3.3.2 差分结构（Differential structure）
• 3.4 预分频器（prescaler）的结构
• 3.4.1 传统结构
• 3.4.2 相位转换结构
• 第四章 小数分频器中预分频器的设计
• 4.1 小数分频器相位杂散的分析
• 4.2 ∑-△调制法
• 4.3 三阶∑-△调制器的设计
• 4.4 可编程预分频器结构
• 4.4.1 2/3分频模块
• 4.4.2 CML锁存电路部分
• 4.5 仿真结果图
• 第五章 频率合成器的其他模块的设计和设计步骤
• 5.1 鉴相鉴频器的设计
• 5.2 电荷泵的设计
• 5.3 VCO的设计
• 5.4 锁相环的的基本设计步骤
• 第六章 仿真和测试结果
• 6.1 仿真结果
• 6.1.1 整数分频频率合成器的仿真结果与版图实现
• 6.1.2 分数分频频率合成器的仿真结果与版图实现
• 6.2 整数分频频率合成器测试结果
• 第七章 结论
• 致谢
• 参考文献
• 攻读硕士学位期间的研究成果