高速串行通信中的时钟恢复技术

高速串行通信中的时钟恢复技术

论文题目: 高速串行通信中的时钟恢复技术

论文类型: 博士论文

论文专业: 微电子学与固体电子学

作者: 郭淦

导师: 洪志良

关键词: 时钟恢复,同步,串行通信,接发器,锁相环,鉴相器,鉴频鉴相器,以太网,串行,抖动

文献来源: 复旦大学

发表年度: 2005

论文摘要: 串行通信技术是目前主干数据通信采用的方式,时钟恢复电路是其中数据接收器的重要组成部分,其性能决定了接收器的总体性能。 多种因素决定了信号在到达接收器时的特性。介质对高速信号的衰减引发了数据的码间干扰,继而造成输入抖动。时钟恢复电路要从抖动的数据中恢复出时钟,需要找到最佳的采样时刻。闭环结构的时钟恢复电路基于锁相环原理,具有较好的抖动容忍和抑制性能,适用于高速的串行数据。 不同的串行数据通信应用,对时钟恢复电路的特性要求也不同,因而要有针对性的选取基本模块、优化性能。时钟恢复电路的动态特性包括输入抖动容忍范围、输出抖动和锁定速度,这些性能与环路特性密切相关。非线性鉴相器的引入对环路线性分析造成了困难。对此,一方面可以利用小信号将环路向线性电路近似,另一方面可以利用行为级建模的方法,更加接近实际。 结合上述理论与方法,设计了一系列用于千兆以上的串行数据的时钟恢复电路。第一个用于1.5Gbit/s串行硬盘接口,采用改进的结合延迟单元的鉴频鉴相器,用0.18μm CMOS工艺流片并测试,结果表明功能完全实现。第二个用于1.25Gbit/s千兆以太网,采用改进的正交相位时钟半速鉴相器,适应传统的电荷泵型锁相环结构,采用0.18μm CMOS工艺流片测试,功能完全正确,功耗仅为30mW,输出时钟峰峰值抖动为69ps。第三个用于4通道10Gbit/s以太网,采用并行结构以及跳变敏感的鉴相器,降低电路工作速度,对抑制抖动进行了考虑,采取针对性措施抑制电路自发抖动和外部抖动,电路通过了仿真验证。 根据已有的研究成果,对高速宽带时钟恢复电路进行拓展研究,提出了一种双支路无切换结构的时钟恢复电路,电路采用0.18μm CMOS标准数字工艺设计,目前正在流片的过程中。

论文目录:

摘要

Abstract

第1章 引言

1.1 背景

1.2 时钟与数据恢复电路的作用

1.3 问题与挑战

1.4 主要工作与创新

1.5 论文结构安排

第2章 串行通信与时钟恢复

2.1 概述

2.2 信号传输模式

2.2.1 同步并行传输

2.2.2 异步串行传输

2.3 传输介质

2.3.1 介质特性

2.3.2 常用介质

2.4 信号特征

2.4.1 信号编码

2.4.2 信号表现

2.5 时钟数据恢复技术

2.5.1 系统结构

2.5.2 发展概述

2.6 闭环结构原理

2.7 基本模块

2.7.1 鉴频鉴相器

2.7.2 压控振荡器

2.7.3 电荷泵

2.7.4 环路滤波器

2.7.5 分频器

2.8 总结

第3章 特性分析与建模仿真

3.1 概述

3.2 锁相环特性分析

3.2.1 连续时间小信号近似

3.2.2 二阶环路

3.2.3 三阶环路

3.2.4 环路滤波器设计

3.3 锁相环建模仿真

3.3.1 锁相环小信号模型

3.3.2 锁相环行为级模型

3.4 时钟恢复电路特性

3.4.1 鉴相器

3.4.2 时钟恢复电路仿真

3.5 噪声与抖动

3.5.1 抖动的定义

3.5.2 抖动的成分

3.5.3 锁相环噪声特性

3.6 总结

第4章 一种用于SATA的1.5Gb/s时钟恢复电路

4.1 概述

4.2 物理层(PHY)系统结构

4.2.1 总体结构

4.2.2 设计指标

4.2.3 时钟恢复电路体系结构

4.3 模块设计

4.3.1 频率辅助锁定模块

4.3.2 时钟恢复模块

4.3.3 压控振荡器

4.3.4 环路滤波器

4.4 实验结果

4.5 总结

第5章 一种用于千兆以太网的1.25Gb/s时钟恢复电路

5.1 概述

5.2 物理层(PHY)系统结构

5.2.1 总体结构

5.2.2 时钟恢复电路体系结构

5.3 模块设计

5.3.1 鉴相器

5.3.2 电荷泵与环路滤波器

5.3.3 压控振荡器

5.3.4 环路滤波器

5.4 仿真结果

5.5 测试结果

5.6 总结

第6章 一种3.125Gb/s时钟恢复电路

6.1 概述

6.2 体系结构

6.2.1 收发器结构概述

6.2.2 时钟恢复电路结构

6.3 电路设计

6.3.1 时钟恢复模块

6.3.2 时钟辅助锁定

6.3.3 抖动优化

6.4 仿真结果

6.5 总结

第7章 高速时钟恢复电路的拓展研究

7.1 概述

7.2 改进的环路结构原型

7.3 电路设计

7.3.1 总体结构

7.3.2 鉴频器

7.3.3 鉴相器

7.3.4 压控振荡器

7.3.5 电荷泵与环路滤波器

7.4 计算与仿真

7.5 版图设计

7.6 总结

第8章 结论与展望

参考文献

附录A-行为级模块Verilog-A源代码

后记

发布时间: 2005-09-19

参考文献

  • [1].基于光纤非线性的全光时钟恢复和超宽带技术研究[D]. 黄田野.华中科技大学2012
  • [2].基于光纤非线性效应的全光信号处理技术研究[D]. 彭拥军.电子科技大学2011
  • [3].微环谐振器的设计制作及其在全光信号处理中的应用[D]. 熊梦.华中科技大学2013
  • [4].高速光时分复用系统关键技术研究[D]. 龚桃荣.北京交通大学2010

相关论文

  • [1].基于锁相环结构的900MHz CMOS频率综合器设计[D]. 赵晖.复旦大学2003
  • [2].电荷泵锁相环的模型研究和电路设计[D]. 严杰锋.复旦大学2006

标签:;  ;  ;  ;  ;  ;  ;  ;  ;  ;  

高速串行通信中的时钟恢复技术
下载Doc文档

猜你喜欢