高速图像压缩编码器的VLSI结构设计研究

论文摘要

随着航天遥感器空间分辨率的提高、以及波段数和幅宽的大幅增加,高分辨率的星载遥感图像的原始数据变得非常大。由于卫星通信信道容量的有限,为了能有效地将所得到的海量数据下传,遥感卫星在数据下传之前必须采用数据压缩技术。作为最新的静止图像压缩国际标准,JPEG2000在遥感图像等海量数据压缩方面提供了很好的技术支持和具有优秀的压缩性能。但是,JPEG2000框架推荐的算法多具有较高的实现复杂度,为了满足星载海量数据实时处理的需要,基于JPEG2000框架的高速数据压缩编码系统的硬件实现具有十分重要的意义。本文以基于JPEG2000的高速星载数据压缩编码系统的超大规模集成电路(VLSI)设计为目标,主要进行了两个方面的研究工作:(a)离散小波变换的并行性研究与高速/低功耗VLSI结构设计;(b)嵌入式优化截断块编码(EBCOT)算法的并行性研究与高速VLSI结构设计。采用Verilog HDL对所有设计进行了建模,并在Altera的QuartusII集成环境下完成了对相应设计的逻辑综合和时序仿真。本文首先进行了关于高速/低功耗小波变换的结构设计研究。通过采用提升的第二代小波变换,有限长序列的边界数据处理变得比较简单。设计了一种实现嵌入式对称边界数据处理的结构,消除了用于扩展边界数据的缓冲器,有效减少了对外部存储器的访问和系统功耗。尽管提升型小波变换比较传统的卷积型小波变换具有许多的优点,但是,基于前者的硬件实现比较基于后者的实现将会具有较长的关键路径延时。提出了一种实现并行处理的小波变换提升方案,给出了一种一维小波变换结构的速度与面积的优化设计。并行的提升方案大大缩短了硬件系统的关键路径延时,有效提高了系统的最高工作频率。在不采用流水线技术的条件下,实现CDF(9,7)提升小波变换的关键路径延时可以减少到1个乘法运算的延时加上4个加法运算的延时。提升型小波变换通过实现两通道滤波的资源共享,有效减少了系统算术运算单元的数量,从而减少了系统的硬件复杂度和计算复杂度。提出了一种两阶提升运算共享一组算术运算单元的技术,同一组算术运算单元分时复用分别完成不同的提升运算(同一提升步中的预测提升和更新提升分时完成),给出了一种基于嵌入式下采样技术以减少算术运算单元的一维小波变换结构设计,有效降低了系统的硬件复杂度。在具体的实现CDF(9,7)小波一维结构时,只需3个乘法器和4个加法器。新的低复杂度一维结构为设计一种快速的直接二维结构提供了一种新的有效方法,可实现在单时钟周期完成对2个输入数据的变换,以及在实现CDF(9,7)小波的二维一级分解变换时,所需的中间数据缓冲器规模仅为5.5倍行宽。影响二维小波变换硬件复杂度的主要因素在于系统的片内中间数据缓冲存储器规模,基于线扫描输入格式的直接二维小波变换的实现具有有效减少片内中间缓冲存储器的优点。通过深入研究提升型二维可分离小波变换的特点,探查了提升型二维变换的四个子带变换之间存在的内在并行性,提出了一种具有高速数据吞吐能力以及具有较高速度比面积成本性能的一级直接二维小波变换结构,可实现在单时钟周期完成4个输入数据的变换,同时产生4个相应的子带系数。在此基础上,结合多级二维小波变换递归金字塔实现的思想,提出了一种具有高速/低功耗性能的实现多级二维小波变换的流水线并行结构,可实现在N*N/4时钟周期完成一帧N*N图像的任意级二维小波分解。新的并行流水线结构不仅具有高速的数据吞吐能力,满足高速系统应用的需求,而且可以通过降低工作频率以满足低功耗系统应用的需要。新的结构也具有较高的硬件利用率。通过扩展该高速直接二维小波变换的结构,提出了一种有效的可分离三维/高维小波变换的高速结构。比较传统的基于卷积型小波变换的三维/高维结构,新的基于提升小波变换的高维结构能够极大地减少其实现的硬件复杂度。EBCOT编码算法为JPEG2000标准的另一核心模块。EBCOT采用的多通道分数位平面编码和自适应二元算术编码技术为基于位级的运算,因此,EBCOT编码算法在JPEG2000系统的实现中消耗了大部分的时间,成为基于JPEG2000框架图像压缩系统高速实时运行的主要瓶颈。提出了一种字级并行、顺序编码的位平面编码算法与高速的硬件结构。新的编码方案实现了多通道编码的一次扫描顺序完成,以及所有位平面编码的字级并行完成。新的高速结构能够在1个时钟周期完成4个系数位样本的上下文形成。深入探讨了自适应二元算术编码算法,给出了两种改进的MQ编码器结构,新的结构具有较高的数据处理能力。本文对JPEG2000核心算法的高速VLSI结构设计进行了较深入的研究,对如何提高各算法模块结构的并行处理能力和数据吞吐能力进行了研究。研究的成果为设计具有高速数据处理能力的遥感图像数据实时处理系统提供了一定的理论基础和关键技术。

论文目录

• 摘要
• Abstract
• 1 绪论
• 1.1 论文的选题背景
• 1.2 静止图像压缩标准
• 1.3 图像编码器的硬件结构设计
• 1.4 JPEG2000 硬件结构研究现状
• 1.5 本文研究内容及安排
• 2 小波变换理论及其VLSI设计
• 2.1 小波变换的基本理论
• 2.2 提升小波变换
• 2.3 小波变换与图像压缩
• 2.4 小波变换的边界处理
• 2.5 离散小波变换的VLSI设计
• 2.6 本章小结
• 3 离散小波变换的VLSI结构设计
• 3.1 引言
• 3.2 小波变换的一维结构设计
• 3.3 二维小波变换的VLSI结构设计
• 3.4 三维小波变换的VLSI结构设计
• 3.5 本章小结
• 4 嵌入式优化截断块编码
• 4.1 引言
• 4.2 上下文环境建模
• 4.3 本章小结
• 5 位平面编码器的VLSI结构设计
• 5.1 引言
• 5.2 研究现状
• 5.3 字级顺序位平面编码算法
• 5.4 新的VLSI结构
• 5.5 性能分析与实验结果
• 5.6 本章小结
• 6 MQ编码器的VLSI结构设计
• 6.1 引言
• 6.2 MQ编码算法
• 6.3 MQ编码器的VLSI结构
• 6.4 实验结果
• 6.5 本章小结
• 7 总结与展望
• 7.1 研究工作总结
• 7.2 本文的创新之处
• 7.3 进一步的研究展望
• 致谢
• 参考文献
• 附录1 作者在攻读博士学位期间的研究成果
• 附录2 本论文得到的资助基金