WLAN中载波跟踪系统的设计与实现

论文摘要

随着社会发展的需要,无线局域网(Wireless Local Area Networks,WLAN)这项技术正以前所未有的速度发展。WLAN 的终端设备是其中一个非常重要的组成部分,其中终端设备的无线网络接口是将终端设备与网络相联接的关键。WLAN 的最底层的物理层协议和实现方法是WLAN 的核心和难点。它牵扯到了WLAN 的可靠性、兼容性、覆盖范围、抗干扰性、安全性等等诸多的方面。本WLAN 系统的数字载波跟踪系统采用的是数字锁相环来实现信号同步的。它用来对于信道传输中产生的频率偏移和相位偏移进行补偿,是提高传输的准确性和低误码率的有效的手段。本文根据信道对于信号的影响,得到了接收信号的数学模型,并总结了需要估计方法处理的信号参数。应用最大似然估计,得到了判决反馈这种基于发送序列以知的载波估计方法。由于载波同步的需要,在估计出载波相位误差后,反馈给输入信号,其本身就是个反馈环路,所以把这种估计方法应用到锁相环中,就是载波跟踪系统的整体方案——判决反馈环,一种特殊的数字锁相环。得出了整体方案后,本文根据WLAN 的编码解码方式和传输方式,及载波相位误差的频率和相位特征,给出了这个特殊的数字锁相环的各个环路部件的设计方法,并利用控制原理的基础知识,对于设计的锁相环的捕获特性和跟踪特性进行了分析和仿真,得到的仿真结果表明,此设计是满足无线局域网接收机的需要的。对信道中的频率偏移和相位偏移的捕获和跟踪进行了稳定性等性能的分析和仿真。鉴于WLAN 无线网络接口要求快速和轻便等需求,本系统利用SoC 的设计方法实现了数字载波跟踪系统。对于硬件实现,本文分析了硬件处理所带来的延时,占用的资源,以及位宽等对于整个芯片性能及成本的影响。最后经过FPGA验证,本系统的时序和面积满足要求,性能可靠,实用性强。

论文目录

• 摘要
• ABSTRACT
• 第1章 绪论
• 1.1 背景介绍
• 1.1.1 无线局域网
• 1.1.2 SoC（片上系统）
• 1.1.3 无线局域网芯片设计
• 1.1.4 载波跟踪系统的课题背景及研究意义
• 1.2 论文内容以及论文特色
• 1.3 论文安排
• 1.4 本章小结
• 第2章 无线局域网物理层原理与技术
• 2.1 WLAN 物理层体系结构
• 2.1.1 WLAN 物理层纵向层次结构
• 2.1.2 横向结构
• 2.2 WLAN 物理层传输原理
• 2.3 WLAN 中的传输技术
• 2.3.1 基带传输
• 2.3.2 载波传输
• 2.3.3 扩频传输
• 2.4 调制解调技术
• 2.5 WLAN 物理层协议与性能
• 2.6 误码率
• 2.7 无线局域网信道特征
• 2.7.1 信道及其特征
• 2.7.2 高斯白噪声
• 2.7.3 多普勒频移
• 2.8 同步技术
• 2.9 本章小结
• 第3章 载波跟踪系统的原理与整体方案
• 3.1 载波同步
• 3.2 载波偏移估计
• 3.2.1 接收信号模型与参数估计
• 3.2.2 最大似然估计
• 3.2.3 面向判决与非面向判决的比较
• 3.2.4 面向判决的参数估计
• 3.3 锁相环基本理论
• 3.3.1 锁相环结构及各模块功能
• 3.3.2 锁相环工作原理
• 3.3.3 等效相位模型
• 3.3.4 动态方程
• 3.3.5 环路运动过程
• 3.3.6 基本性能要求
• 3.4 载波同步跟踪环（判决反馈环）
• 3.4.1 环路组成
• 3.4.2 等效模型
• 3.5 本章小结
• 第4章 载波跟踪系统的设计与仿真
• 4.1 系统结构
• 4.2 鉴相特性
• 4.2.1 DBPSK 解调下鉴相特性
• 4.2.2 QPSK 解调下鉴相特性
• 4.2.3 相位模糊问题
• 4.2.4 巴克码相关
• 4.3 递推式数字滤波
• 4.3.1 递推式数字滤波公式
• 4.3.2 应用递推式滤波的载波跟踪
• 4.3.3 离散系统传递函数
• 4.3.4 S 域模型
• 4.3.5 仿真过程
• 4.4 捕获性能分析
• 4.4.1 捕获过程的基本概念
• 4.4.2 相位捕获
• 4.4.3 频率捕获
• 4.5 跟踪性能分析
• 4.5.1 环路跟踪性能
• 4.5.2 环路频域响应
• 4.5.3 非线性跟踪锁定时的稳态相差
• 4.5.4 同步带
• 4.6 环路对噪声信号的滤波作用
• 4.7 变带宽对系统性能的影响
• 4.7.1 变带宽对捕获性能和跟踪性能的影响
• 4.7.2 变带宽对噪声过滤的影响
• 4.8 本章小结
• 第5章 载波跟踪系统的硬件实现
• 5.1 VERILOGHDL 语言介绍
• 5.1.1 硬件描述语言
• 5.1.2 特点及要求
• 5.1.3 主要设计方法介绍
• 5.2 载波跟踪系统的硬件实现
• 5.2.1 整体框架
• 5.2.2 PLL 部分
• 5.2.3 判决及相位误差
• 5.2.4 巴克码相关
• 5.3 硬件实现的误差分析
• 5.3.1 有效字长引起的误差
• 5.3.2 环路延迟引起的误差
• 5.4 仿真及综合结果
• 5.5 本章小结
• 结论
• 参考文献
• 附录
• 附录1 巴克码
• 附录2 DBPSK（二进制差分相移键控）
• 附录3 DQPSK（四相相对相移键控）
• 附录4 2.4GHZ ISM 频段 DSSS 物理层协议
• 附录5 2.4GHZ频段高速物理层扩展（IEEE802.11B）协议
• 附录6 IEEE802.11B系统的误码特性
• 附录7 递推式数字处理——常增益滤波器
• 攻读学位期间发表的学术论文
• 致谢