基于PCI总线的高级在轨系统帧同步信号发送器的FPGA设计

论文摘要

本文描述了基于PCI总线的高级在轨系统（AOS）帧同步信号发送器的FPGA设计与实现,深入地分析和研究了帧同步通信技术、FPGA技术、PCI总线标准。帧同步发送器工作在AOS的物理层,作用是将来自虚拟信道访问层（VCA）的虚拟信道协议数据单元（VC-PDU）加上CCSDS规定的4字节的帧同步码1ACFFC1D后,形成一个连续的数据流,即物理信道存取协议数据单元（PCA-PDU）,然后将数据串行发出。本设计用FPGA的方式实现了帧同步信号发送器。主要包括以下内容:1)对帧同步信号发送器的原理性研究;2)对帧同步信号发送器的基本电路单元:空帧填充模块、FIFO模块、位同步脉冲产生模块、并串转换模块、BUSMUX模块、分频模块进行研究和设计;3)对于FIFO模块、空帧填充模块、位同步脉冲产生模块和格雷码计数器进行重点研究和设计;4)综合上述的基本电路单元,实现帧同步信号发送器的原理性设计;5)对PCI总线标准进行仔细的研究和分析;6)采用自上而下的方法,实现本课题PCI总线控制模块,从功能上把该模块分成命令和地址译码及地址计数模块、生成奇偶校验位模块、检测奇偶校验位模块、配置空间寄存器模块和控制目标设备的状态模块;7)在开发板自带驱动和测试程序的基础上,研究了简单的应用软件开发。本文的所有QuartusII下的设计都是采用VHDL语言编写,在时序仿真、功能仿真都正确无误后,把整个程序模块下载到ALTELA公司生产的Cyclone系列的EP1C12Q240C8芯片中。经验证,该帧同步信号发送器的FPGA设计完全符合预期的设计要求。

论文目录

• 摘要
• Abstract
• 第一章 引言
• 1.1 课题背景
• 1.1.1 高级在轨系统（AOS）
• 1.1.2 FPGA简介
• 1.1.3 VHDL简介
• 1.1.4 EDA技术
• 1.2 课题主要内容
• 1.3 课题的意义
• 1.4 本论文章节安排
• 第二章 帧同步信号发送器的总体设计
• 2.1 总体方案
• 2.2 开发工具QuartusII简介
• 2.3 Cyclone器件
• 2.4 FPGA开发板简介
• 第三章 帧同步信号发送器的硬件设计与实现
• 3.1 FIFO1模块的硬件实现
• 3.2 BUSMUX模块
• 3.3 空帧填充模块
• 3.3.1 ROM模块
• 3.3.2 时序控制器
• 3.3.3 产生数据源切换信号
• 3.4 FIFO2模块
• 3.5 并串转换模块
• 3.5.1 移位时序控制器
• 3.5.2 产生装载信号
• 3.5.3 移位寄存器SR
• 3.6 位同步脉冲产生模块
• 3.7 分频模块
• 3.8 总体硬件设计
• 3.9 时序性能分析
• 第四章 PCI局部总线研究
• 4.1 PCI总线综述
• 4.2 PCI总线信号的定义
• 4.2.1 系统信号定义
• 4.2.2 地址和数据信号定义
• 4.2.3 接口控制信号
• 4.2.4 仲裁信号
• 4.2.5 错误报告信号
• 4.2.6 中断信号
• 4.3 PCI命令
• 4.4 PCI总线的传输机制
• 4.5 PCI的编址
• 4.6 PCI配置寄存器以及访问
• 4.7 PCI总线读写访问时序
• 4.7.1 配置读访问时序
• 4.7.2 PCI配置写访问时序
• 4.7.3 I/O空间和存储器空间读访问时序
• 4.7.4 I/O空间和存储器空间写访问时序
• 第五章 PCI总线控制器的设计与实现
• 5.1 PCI目标设备总线控制器的基本功能
• 5.2 PCI目标设备总线控制器的设计
• 5.2.1 生成奇偶校验位
• 5.2.2 检测奇偶校验位
• 5.2.3 配置空间寄存器
• 5.2.4 命令寄存器和地址计数器
• 5.2.5 控制目标设备的状态
• 5.2.6 PCI目标设备总线控制器
• 第六章 基于PCI的帧同步信号发送器的FPGA实现
• 6.1 总体设计的FPGA实现
• 6.2 课题设计过程中的难点和解决办法
• 6.2.1 毛刺现象
• 6.2.2 门控时钟
• 6.2.3 多时钟系统
• 第七章 Windows驱动和应用程序
• 第八章 总结
• 参考文献
• 附录A 帧同步发送器原理图
• 附录B PCI内核与用户模块连接图
• 致谢
• 作者简介