CMOS宽带分数分频频率综合器的研究与设计

论文摘要

随着超宽带和软件无线电技术在无线通讯领域的深入发展,其要求的宽频带、快响应、低功耗及可编程等特性对射频前端频率综合器的设计提出了更高的要求。本文围绕∑△A分数分频锁相环型频率综合器展开研究工作,并分别针对宽带电容电感压控振荡器、环路带宽恒定以及自动频率校准等方面进行重点分析并具体提出设计方案。具体工作体现如下：在介绍了∑△分数锁相环的研究现状后,论文分析了锁相环的基本原理,讨论了基于∑△调制技术的分数分频原理及其对环路瞬态和相位噪声特性的影响,并阐述了与环路带宽相关的非理想特性及优化。为了实现恒定环路带宽以及快速自动频率校准,采用温度计编码开关电容和变容管阵列设计并实现了一款具有恒定压控增益和恒定子带间隔的宽带压控振荡器（VCO）。所设计的VCO采用SMIC65nm CMOS工艺实现,测试结果表明VCO覆盖频率范围为622MHz-1518MHz,压控增益与子带间隔分别约为150MHz/V与99MHz,VCO工作在1.39GHz时的相位噪声为119.9dBc/Hz@1MHz.此外,针对高频应用,优化了LC VCO中作为负阻的交叉耦合MOS对管的版图并基于PSP模型为其建立模型,并开发了一套基于PSP的MOS非本征电容提取流程以及基于向量拟合的联线寄生参数快速提取方法。验证结果表明所提出的模型比PDK模型在精度和效率方面分别提升了61.8%和60.5%；最后利用这种版图优化技术,设计了一款132GHz的push-push VCO.为了降低频率切换过程中宽带锁相环环路性能的变化,采用可编程电荷泵补偿技术,实现了全频带范围内锁相环性能的稳定。为了加快频带切换,结合所设计的恒定压控增益和恒定子带间隔宽带VCO,提出了一种基于分频比直接映射的自动频率校准（AFC）方案,并使用四分频VCO输出信号加快冗余校准以提高效率。此方案显著缩短了AFC时间。结合上述理论分析和具体设计,采用SMIC65nm1P8M工艺实现了一款宽带分数分频频率综合器,芯片面积为1.3mm×0.93mm.测试结果表明,此频率综合器的输出频率范围为40MHz～1500MHz；分数分频与整数分频模式下带外相位噪声分别为-100dBc/Hz@1MHz与-120dBc/Hz@1MHz；全频率范围内环路带宽约为30kHz,变化小于13.7%：AFC直接映射校准耗时约为100ns：在1.2V的核心电压下,功耗为11.7mW。频率综合器性能满足设计要求。

论文目录

• 致谢
• 摘要
• Abstract
• 插图和附表清单
• 目录
• 1 绪论
• 1.1 论文研究背景
• 1.2 论文的主要工作和创新
• 1.3 论文的内容安排
• 2 频率综合器概述和环路分析
• 2.1 频率综合器和锁相环概述
• 2.2 整数锁相环
• 2.2.1 环路稳定性和瞬态响应
• 2.2.2 环路相位噪声
• 2.2.3 环路带宽与锁定加速
• 2.2.3.1 周期滑脱（Cycle Slipping）与抑制
• 2.2.3.2 锁定加速
• 2.3 分数锁相环
• 2.3.1 一阶∑△调制器
• 2.3.2 ∑△调制器架构
• 2.3.3 ∑△调制器相位噪声
• 2.4 本章小结以及锁相环设计规划
• 3 电容电感压控振荡器分析与设计
• 3.1 电容电感压控振荡器分析
• 3.1.1 负阻振荡器
• 3.1.2 振荡器噪声
• 3.1.3 变容管与压控振荡器噪声
• 3.1.4 尾电流源噪声
• 3.2 宽带LC VCO设计
• 3.2.1 设计考虑
• 3.2.2 设计实例
• 3.3 高频压控振荡器MOS版图优化与模型
• 3.3.1 MOS中非本征电容建模概况
• 3.3.2 交叉耦合MOS管版图优化
• 3.3.3 融合交叉耦合MOS管紧凑模型
• 3.3.3.1 PSP电荷模型提取
• 3.3.3.2 互联寄生建模
• 3.3.4 模型验证
• 3.3.5 132GHz push-push VCO设计
• 3.4 本章小结
• 4 环路模块分析与设计
• 4.1 鉴频鉴相器
• 4.2 电荷泵
• 4.3 分数分频器
• 4.3.1 双模预分频器加P/S计数器结构
• 4.3.2 基于2/3预分频器级联结构
• 4.3.3 高速D触发器及2/3分频单元
• 4.3.3.1 真单相位时钟（TSPC）结构
• 4.3.3.2 电流模式逻辑（CML）结构
• 4.3.4 多模分频器电路设计
• 4.3.5 分数分频器
• n分频器'>4.4 输出除2ⁿ分频器
• 4.5 环路带宽恒定技术
• 4.6 本章小结
• 5 自动频率校准
• 5.1 传统自动频率校准
• 5.1.1 采样比较
• 5.1.2 子带搜索
• 5.2 校准方法的优化
• 5.2.1 对VCO频率直接计数
• 5.2.2 子带预选
• 5.2.3 最优子带搜索
• 5.2.4 自适应计数精度
• 5.2.5 分数误差控制
• 5.3 AFC设计
• 5.4 本章小结
• 6 芯片设计实例和测试
• 6.1 系统设计
• 6.2 模块设计
• 6.2.1 宽带压控振荡器
• 6.2.2 鉴频鉴相器、电荷泵
• 6.2.3 多模分频器
• 6.2.4 输出分频器
• 6.2.5 数字模块设计与实现
• 6.2.6 输入输出单元
• 6.3 整体版图设计与实现
• 6.4 测试与验证
• 6.4.1 开环VCO测试
• 6.4.2 整数分频测试
• 6.4.3 分数分频测试
• 6.4.4 AFC测试
• 6.4.5 输出分频器测试
• 6.4.6 测试小结
• 6.5 本章小结
• 7 总结与展望
• 7.1 工作总结
• 7.2 展望
• 参考文献
• 博士期间科研成果