高速大容量数据存储与实时显示技术研究

论文摘要

高速数据采集显示系统目前已在数字存储示波器、逻辑分析仪等测试仪器中得到广泛应用。它的关键技术是高速ADC技术、数据存储和实时显示技术。对高速数据采集系统存储子系统的性能要求:一是高速性,现在高速数据采集中所用的ADC最高采样率已达到几百MSPS甚至几十GSPS的水平,这就要求采样数据存储器的速度也要与之匹配,也就是采用高速缓存:二是大容量,其原因是高速数据采集会产生巨大的数据流。所以,通常需要海量缓存来存储采样数据。在一些特殊应用中,不仅需要将采集数据存储起来,还需要将现场采集的数据以波形形式实时显示出来,以便观察设备的运行状态,检测设备故障。对于单次偶发事件的检测,系统可以在比较长的一段时间内对信号进行采集,并将采集数据存储在系统的存储器中,当存储器被存满后停止信号的采集,然后从存储区中调出波形数据逐一显示在屏幕上;而对于重复事件的检测,实时采集、实时存储和实时显示并重。既要将采集到的信号波形实时显示在屏幕上,又要把实时显示在屏幕上的波形数据完全存储起来,以便用户返回查看所有记录来搜索关心的波形。论文在分析了高速数据采集显示系统性能要求的基础上,提出了高速缓存与海量存储的存储方案,以及波形数据并行处理的显示方案,并将其应用在课题组正在研发的高端数字存储示波器中,为实现数字存储示波器的长存储和快速采集两种工作模式打下基础。

论文目录

• 摘要
• ABSTRACT
• 第一章 引言
• 1.1 课题来源及意义
• 1.2 课题的任务及要求
• 第二章 系统总体设计方案
• 2.1 总体设计方案
• 2.1.1 高速大容量数据存储模块设计方案
• 2.1.1.1 高速缓存方案
• 2.1.1.2 大容量缓存方案
• 2.1.2 实时显示模块设计方案
• 2.2 核心器件选型
• 2.2.1 FPGA芯片选型
• 2.2.2 存储芯片的选型
• 第三章 DDR2 SDRAM控制器的设计实现
• 3.1 DDR2 SDRAM命令操作时序
• 3.1.1 DDR2 SDRAM的初始化
• 3.1.2 DDR2 SDRAM的寻址
• 3.1.3 突发读写命令
• 3.1.3.1 突发读操作
• 3.1.3.2 突发写操作
• 3.1.4 其他命令
• 3.2 DDR2 SDRAM控制器模块设计
• 3.2.1 控制器接口设计
• 3.2.2 控制器设计原理
• 3.2.2.1 写操作子模块
• 3.2.2.2 读操作子模块
• 3.2.2.3 其它操作子模块
• 3.2.3 控制模块的实现及测试
• 3.3 DDR2 SDRAM控制模块性能分析
• 3.3.1 影响性能的主要时序参数
• 3.3.2 提高性能的方法
• 第四章 DDR2 SDRAM在高速数据采集系统中的应用
• 4.1 长存储的实现
• 4.2 实时显示的实现
• 4.2.1 波形映射模块的设计
• 4.2.2 显示控制模块的设计
• 4.2.3 实时显示下数据的存储
• 第五章 系统板级设计
• 5.1 信号完整性设计
• 5.2 电源完整性设计
• 5.3 DDR2 SDRAM高速系统设计
• 5.3.1 时钟信号的布线
• 5.3.2 数据信号的布线
• 5.3.3 地址、命令和控制信号的布线
• 第六章 系统调试
• 6.1 测试方案
• 6.2 测试结果
• 第七章 结束语
• 致谢
• 参考文献
• 攻硕期间取得的研究成果