全模式国标数字电视解调芯片研究与设计

论文摘要

数字电视技术正在全世界范围内掀起新一轮产业革命,它将带来用户收听广播电视的根本性变革,并对整个信息产业的发展产生深远影响。美国、欧洲、日本、韩国都已相继开播了数字电视节目,中国也将于2008年奥运会期间在八个奥运城市开播地面高清数字电视节目。目前作为数字电视地面广播系统核心技术的解调芯片成为众多机构的研发重点。本论文针对国标数字电视地面多媒体广播(DTMB)标准中包含单载波和多载波两种传输模式的现状,提出一套同时支持DTMB系统单多载波传输模式的解调算法,并针对VLSI芯片低复杂度的设计目标提出一套优化的全模式国标数字电视解调芯片架构。首先,在分析三种主流的宽带无线通信接收机架构的基础上,本文通过系统架构级的分析研究,提出一种能同时兼容单多载波信号处理的全模式解调芯片架构。该架构在单多载波两种模式下能有效地实现硬件资源共享,并具有统一的信号处理流程。接着,本文深入研究了DTMB系统中的同步和信道估计与均衡算法,提出了以下几种新颖的算法和硬件结构来提高解调芯片的性能指标:(1)针对现有的帧同步算法无法在大载波频偏条件下工作的问题,本文提出一种新型的载波频偏粗估计算法,该算法利用PN序列的“移位加”特性恢复出PN序列的自相关特性,并通过相关峰的相位信息来提取出载波频偏。(2)针对动态信道下的同步跟踪提出一种有效的相关峰跟踪策略,来减小动态信道下的漏警和误警概率。同时针对现有采样频偏估计算法捕获范围较小的问题,提出一种改进算法以支持更大的采样频偏,该算法在现有算法基础上结合相关峰漂移来联合给出采样频偏估计。(3)针对短时延信道下的基于PN序列循环相关的信道估计方案,本文提出一种基于快速哈德马特变换(FHT)的循环相关器实现结构,与传统的基于匹配滤波器的循环相关器结构相比,所提出的新方法能够大大减少运算次数,从而减少硬件开销和运算功耗。(4)现有的应用于长时延信道的信道估计方案需要进行多次迭代,并且需要多个大点数FFT运算单元,本文提出基于一次迭代的优化硬件实现方案,通过复用FFT运算单元、重构帧体数据与信道冲激响应的循环卷积等方法来有效降低硬件实现复杂度。最后,本文在综合前述的各种改进算法和硬件电路结构的基础上,完整地提出了DTMB全模式解调芯片的解调算法以及解调芯片的VLSI构架,并详细分析数据通路和信号处流流程,并对单多载波模式下各子模块的复用情况进行了分析。随后介绍了一种适用于数字电视解调芯片设计验证的FPGA测试平台,并基于该平台完成了DTMB全模式解调器的各项性能指标的测试。测试结果表明本文所提出的各种算法和VLSI电路结构均达到预期的设计要求,具有良好的实际应用价值。

论文目录

• 目录
• 主要英文缩略词表
• 摘要
• Abstract
• 第一章 引言
• 1.1 论文研究背景
• 1.1.1 宽带无线通信发展历程及现状
• 1.1.2 SC-TDE技术简介
• 1.1.3 OFDM技术简介
• 1.1.4 SC-FDE技术简介
• 1.1.5 数字电视发展历程及现状
• 1.2 论文的选题和动机
• 1.3 论文的主要贡献和工作
• 1.4 论文的组织结构
• 第二章 无线信道模型
• 2.1 无线衰落信道
• 2.1.1 信道大尺度效应
• 2.1.1.1 路径损耗
• 2.1.1.2 地波的三种传输方式
• 2.1.1.3 阴影衰落
• 2.1.1.4 大尺度信道模型
• 2.1.2 信道小尺度效应
• 2.1.2.1 时延扩展
• 2.1.2.2 多普勒扩展
• 2.1.2.3 角度扩展
• 2.2 地面数字电视广播信道模型
• 2.3 本章小结
• 第三章 国标数字电视系统分析
• 3.1 DTMB系统介绍
• 3.1.1 分级的数据帧结构
• 3.1.2 信号帧结构
• 3.1.3 DTMB基带模型
• 3.1.4 DTMB系统发射机结构
• 3.2 全模式DTMB解调器架构分析
• 3.2.1 DTMB多载波模式接收机架构
• 3.2.2 DTMB系统单载波模式接收机架构
• 3.2.2.1 基于SC-TDE架构的DTMB单载波模式接收机
• 3.2.2.2 基于SC-FDE架构的DTMB单载波模式接收机
• 3.2.3 全模式DTMB解调器架构
• 3.3 本章小结
• 第四章 DTMB解调器的同步算法及VLSI实现
• 4.1 无线通信系统中的同步
• 4.1.1 载波同步
• 4.1.2 帧同步
• 4.1.3 采样时钟同步
• 4.2 DTMB系统解调同步算法
• 4.2.1 现有的DTMB同步算法
• 4.2.1.1 DTMB帧同步算法
• 4.2.1.2 DTMB载波同步算法
• 4.2.1.3 DTMB采样时钟同步算法
• 4.2.2 改进的DTMB同步算法
• 4.2.2.1 大载波频偏下的载波粗同步
• 4.2.2.2 载波细同步和精同步
• 4.2.2.3 动态信道下的同步跟踪
• 4.2.2.4 改进的采样频偏估计算法
• 4.3 DTMB系统同步模块的VLSI实现
• 4.3.1 DTMB系统同步环路硬件框图
• 4.3.2 同步环路关键模块的VLSI实现
• 4.3.2.1 线性相关器的VLSI实现
• 4.3.2.2 SRRC滤波器的VLSI实现
• 4.3.3 同步环路VLSI实现复杂度分析
• 4.4 本章小结
• 第五章 DTMB解调器的信道估计与均衡算法及VLSI实现
• 5.1 基于导频的信道估计与均衡算法
• 5.2 DTMB系统信道估计与均衡算法
• 5.2.1 时域相关信道估计方案
• 5.2.1.1 时域相关信道估计算法
• 5.2.1.2 算法性能分析
• 5.2.2 判决反馈干扰消除信道估计方案
• 5.2.2.1 判决反馈干扰消除信道估计算法
• 5.2.2.2 算法性能分析
• 5.3 DTMB系统信道估计与均衡的VLSI实现
• 5.3.1 时域相关的信道估计算法VLSI实现
• 5.3.1.1 基于匹配滤波器的实现方案
• 5.3.1.2 基于FHT的信道估计方案
• 5.3.2 判决反馈干扰消除信道估计算法的VLSI实现
• 5.4 本章小结
• 第六章 全模式DTMB解调器的VLSI实现与测试
• 6.1 DTMB解调芯片的整体架构
• 6.2 DTMB解调芯片的处理流程
• 6.3 DTMB解调器FPGA验证平台
• 6.4 DTMB解调器FPGA测试结果
• 6.4.1 高斯白噪信道载噪比性能测试
• 6.4.2 多径信道性能测试
• 6.4.2.1 静态多径信道载噪比门限
• 6.4.2.2 动态多径信道下最大多普勒频移
• 6.4.2.3 静态两径信道下最大回波时延
• 6.5 DTMB多载波模式解调芯片实现结果
• 6.6 本章小结
• 第七章 总结与展望
• 7.1 总结
• 7.2 研究工作展望
• 参考文献
• 附录A 多径信道参数
• 致谢