1.8V低功耗8KS/S12位R-C逐次逼近ADC的设计

论文摘要

正如摩尔定律所预示的那样,这些年来,集成电路工艺的尺寸越来越小,精度越来越高,匹配性越来越好,电源电压越来越低,对于数字电路的贡献是巨大的,对于模拟电路来说,虽然电源电压的降低带来的一定的限制,不过匹配性和精度的提高却对例如ADC这样的领域很有益处,普通的SAR ADC一般只能做到8~10位,但是,由于近年来工艺的发展,使得12位SAR ADC的实现成为了可能。本论文设计的12位SAR ADC,时钟频率为125KHz,输入信号范围为0~1.8V,电源电压为1.8V,功耗为0.54mW。SAR ADC主要结构包括比较器、采样缓冲放大器、偏置电路、DAC和数字控制电路。其中DAC采用的是电压电荷按比例缩放组合DAC,并且与比较器的失调消除电路结合在一起,减少了电容的个数。在采样保持电路中,采用采样缓冲放大器来减小输入阻抗,使得电容充电时间减小,提高SAR ADC的采样速度。比较器采用输入失调存储技术来降低失调电压对结果的影响。偏置电路采用PTAT电路,产生一个随温度成正比例变化的偏置电流。数字控制电路用verilog进行设计综合。在电路设计的基础上,论文又对设计的12位SAR ADC进行了版图设计,版图设计是针对IP应用设计的,没有添加ESD保护和PAD,对设计后的整体电路版图提取寄生参数进行后仿真,得到的结果满足设计之初的要求。

论文目录

• 摘要
• ABSTRACT
• 第1章 绪论
• 1.1 课题背景及研究的目的和意义
• 1.2 SAR ADC 的主要发展概况
• 1.2.1 改进DAC 结构
• 1.2.2 Boost-switch 开关技术
• 1.2.3 时间交织结构
• 1.2.4 流水线结构
• 1.2.5 冗余结构
• 1.3 本文的主要研究内容
• 第2章 SAR ADC 的电路设计
• 2.1 SAR ADC 的系统结构
• 2.2 模拟多路复用器
• 2.2.1 模拟多路复用器结构
• 2.2.2 选通控制电路
• 2.2.3 模拟信号传输门
• 2.3 采样缓冲放大器
• 2.3.1 采样电路
• 2.3.2 轨对轨输入级
• 2.3.3 AB 类输出级
• 2.3.4 采样缓冲放大器设计
• 2.4 偏置电路
• 2.4.1 PTAT 电流
• 2.4.2 偏置电路设计
• 2.5 比较器
• 2.5.1 比较器的特性
• 2.5.2 比较器的失调消除
• 2.5.3 高速比较器
• 2.5.4 比较器设计
• 2.6 数模转换器
• 2.6.1 组合DAC
• 2.6.2 DAC 结构设计
• 2.6.3 DAC 工作原理
• 2.7 数字子系统
• 2.7.1 逐次逼近寄存器
• 2.7.2 状态控制器
• 2.7.3 时序逻辑控制器
• 2.8 本章小结
• 第3章 SAR ADC 的仿真结果
• 3.1 引言
• 3.2 子电路仿真结果
• 3.2.1 模拟多路复用器
• 3.2.2 采样缓冲放大器
• 3.2.3 偏置电路
• 3.2.4 比较器
• 3.2.5 DAC
• 3.3 整体电路仿真结果
• 3.3.1 静态测试
• 3.3.2 动态测试
• 3.4 本章小结
• 第4章 SAR ADC 的版图设计及后仿真
• 4.1 引言
• 4.2 子电路版图设计
• 4.2.1 模拟多路复用器
• 4.2.2 采样缓冲放大器
• 4.2.3 偏置电路
• 4.2.4 比较器
• 4.2.5 DAC
• 4.2.6 数字子系统
• 4.3 整体电路版图设计
• 4.4 整体电路后仿真结果
• 4.5 本章小结
• 结论
• 参考文献
• 致谢