一款8位Turbo-51的CPU软核的设计

论文摘要

本论文设计了一款8位CISC结构的Turibo—51的CPU软核。它的主要特点是：采用了哈佛体系结构，有两级流水线，单独的PC操作模块，与标准51的指令集完全兼容，每个机器周期用四个节拍clock实现，相对于传统的8051来说，没有浪费的时钟周期和存贮周期。在相同的时钟下，根据指令类型的不同，其指令执行速度要比传统8051快1.5至3倍。 本文采用自上而下的正向设计流程，重新安排了8051指令的执行时序，完成了CPU的系统结构划分，数据通道和控制逻辑设计，以及可综合RTL描述，仿真综合，FPGA验证等一系列的工作，完整地实现了软核的设计和验证。结果表明，该软核性能良好，功能正确，可以很容易作为一个嵌入式内核应用于各种专用集成电路中，实现系统的集成。

论文目录

• 摘要
• 目录
• 第一章 前言
• 1、SoC与IP核技术
• 2、8位单片机发展现状
• 3、课题的意义
• 4、本项目的主要研究工作
• 5、本文预期要达到的目标
• 6、项目实施的主要步骤
• 7、论文的组织结构
• 第二章 CPU软核的基本功能和要求
• 1、基本功能和要求
• 2、CPU端口功能
• 3、本章小节
• 第三章 体系结构的建立
• 1、标准MCS—51的时序分析及取指时序的压缩
• 2、CPU内部结构
• 3、流水线的设计
• 3.1、五级流水线
• 3.2、本文中流水线的设计
• 4、采用PC单独操作模块
• 5、本章小节
• 第四章 CPU的系统设计和行为模型
• 1、CPU的状态描述
• 2、时序设计
• 2.1、单字节单周期指令
• 2.2、查表的单字节三周期指令
• 2.3、读外部数据存储器的单字节双周期指令
• 3、本章小节
• 第五章 主要模块的设计
• 1、数据通道设计
• 1.1、总线结构设计
• 1.2、ALU的设计
• 1.2.1、逻辑操作部分
• 1.2.2、超前进位加法器
• 1.3、PC模块的设计
• 2、控制部分设计
• 2.1、控制器功能概述
• 2.2、指令节拍码产生电路
• 2.3、控制信号产生电路
• 2.4、其它部分
• 3、本章小节
• 第六章 芯片的验证实现
• 1、芯片的验证方法
• 2、芯片的RTL代码的实现
• 2.1、通用的代码风格
• 2.2、可综合的代码风格
• 2.3、整个系统的verilog代码实现
• 3、系统的FPGA验证
• 4、本章小节
• 第七章 结论
• 参考文献
• 发表文章
• 参与项目
• 附件
• 致谢
• 原创性声明
• 关于学位论文使用授权的声明