卷积码编码器及Viterbi译码器的设计

论文摘要

信道是通信系统的重要组成部分,其特性对于通信系统的性能有很大影响。由于实际信道存在噪声和干扰的影响,使得经信道传输后所接收的码元与发送码元之间存在差异,一般称这种差异为差错。为了提高通信质量,保证通信的正确性和可靠性,在信号进入信道传输之前要进行信道编码,采用差错控制的方法来纠正这种差错。本文的目的就是讨论如何通过差错控制的方法来改善数字通信系统的传输质量,重点研究了一种信道编解码的算法和逻辑电路的实现方法,并利用FPGA进行硬件上的验证。所谓纠错码技术,是一种通过增加冗余信息来提高信息传输可靠性的有效方法。其中,卷积码是一种应用非常广泛的纠错码,因此,其对应的最佳译码方式Viterbi译码也一直是一个研究比较多的领域。在本课题中,分别对编码方式和解码方式进行了研究,其中重点和难点在于Viterbi解码算法的研究以及其逻辑实现。在逻辑设计中,使用了自顶向下的设计方法,正确实现了编码和解码的功能。首先,本论文介绍相关的数字通信背景;接着,提出纠错码的设计方案,介绍了(2,1,8)卷积码的编码算法以及相应的Viterbi译码算法,对传统的Viterbi译码算法的逻辑电路进行了讨论,完成了一个改进的译码器逻辑设计方案,介绍了FPGA设计的基本准则,并给出了时序仿真的比较结果;其次,介绍了系统各硬件模块的设计方案,并完成了硬件电路设计;最后,完成了基于FPGA的硬件平台上的系统测试。通过对卷积码编码和Viterbi解码算法的充分理解,本人使用Verilog HDL对算法进行了RTL描述,在Altera公司Cyclone系列FPGA平台上面实现了编码和解码算法。其中,编码器的最高工作频率达到275MHz,解码器的最高工作频率达到60MHz,输出码元速率可达118Kbps,延迟65个码元周期开始译码输出,能够纠正连续64个码元段内的6个错误。在硬件调试验证中,整个系统工作在30MHz的时钟频率下,通过了基于硬件平台的功能测试,能够正确实现预期的纠错功能。

论文目录

• 摘要
• Abstract
• 第一章 引言
• 1.1 数字通信系统体系结构及信道编解码简介
• 1.2 卷积码编码及 Viterbi 译码的发展和应用
• 1.3 FPGA 设计简介
• 1.4 主要研究工作和论文组织
• 第二章 信道编解码理论介绍
• 2.1 纠错码基本概念
• 2.2 信道编码定理
• 2.3 几种常用的纠错码
• 2.4 卷积编码算法及原理
• 2.4.1 卷积编码基本原理
• 2.4.2 卷积编码的纠错性能
• 2.4.3 卷积编码的表示方法
• 2.5 Viterbi 译码算法及原理
• 2.5.1 最大似然译码基本概念
• 2.5.2 Viterbi 译码算法
• 2.5.3 软判决译码相关知识
• 2.5.4 Viterbi 译码算法的性能
• 2.6 本章小结
• 第三章 卷积码编码器和 Viterbi 译码器的逻辑设计
• 3.1 卷积码编码器的设计
• 3.2 Viterbi 译码器的设计
• 3.2.1 Viterbi 译码器基本结构及工作原理
• 3.2.2 Viterbi 译码器的总体设计方案
• 3.2.3 分支度量计算单元（BMU）的设计及优化
• 3.2.4 加比选单元（ACSU）的设计与优化
• 3.2.5 路径度量存储单元（PMU）的设计及优化
• 3.2.6 幸存路径存储单元（SMU）的设计及优化
• 3.2.7 回溯单元（TBU）的设计
• 3.3 本章小结
• 第四章 基于FPGA 的设计
• 4.1 芯片选型及开发工具简介
• 4.1.1 CYCLONE 器件简介
• 4.1.2 QUARTUS II 简介
• 4.1.3 Modelsim 简介
• 4.2 基于FPGA 的基本设计流程
• 4.3 FPGA 的设计原则与技巧
• 4.3.1 同步设计原则
• 4.3.2 硬件原则
• 4.3.3 面积和速度互换原则
• 4.4 本章小结
• 第五章 硬件系统设计
• 5.1 硬件系统的整体设计
• 5.2 FPGA 外围电路的设计
• 5.2.1 配置电路的设计
• 5.2.2 复位电路的设计
• 5.3 电源系统的设计
• 5.4 串口收发系统（UART）的设计
• 5.4.1 UART 简介
• 5.4.2 UART 接收机的设计
• 5.4.3 UART 发射机的设计
• 5.4.4 UART 的硬件设计
• 5.5 其它接口电路及硬件模块的设计
• 5.6 本章小结
• 第六章 系统测试
• 6.1 卷积码编码器的测试
• 6.2 Viterbi 译码器的测试
• 6.3 硬件测试
• 6.4 结论
• 6.5 本章小结
• 第七章 总结
• 7.1 全文总结
• 7.2 下一步工作展望
• 致谢
• 参考文献
• 作者攻硕期间所取得的成果
• 附录1 硬件PCB 板实物图