全定制VLSI芯片的时序验证研究

论文摘要

论文对一个用于通信和网络的通用通信处理器的时序验证进行了研究。该芯片集成了高性能的PowerPC?精简指令集微处理器、通用系统集成单元和多个外围通信控制器。该芯片采用0.18微米CMOS工艺全定制设计,含有500万个晶体管,结构复杂,时序验证需要考虑众多因素。通用的VLSI验证方法无法满足这样复杂的全定制芯片的时序验证要求,本文就对此类芯片的时序验证方法展开研究。论文首先对深亚微米下超大规模集成电路的时序验证方法进行了研究,对其基本特点、常见方法进行了对比分析。在此基础上结合此类芯片的特征,选定应用静态时序分析的方法对其进行时序验证。进而对芯片的时序分析方法进行了设计,其中包括复杂模块的时序验证及整芯片的时序验证方法。针对单元时序模型库的建立方法,对整个芯片中的所有电路单元进行分类,使整个芯片的时序验证工作得以团队合作的方式同时进行,共同编写了芯片中的10000多种单元的时序测量模板。自主开发了自动处理模型测量结果数据的Library Maker工具,应用此工具建立了静态时序分析验证必须的单元时序模型库。最后通过实例对时序方案与时序库进行了验证,结果表明本文提出的方案及其相关工具有效实用,同样的技术可推广应用到同类芯片的时序验证中。

论文目录

• 摘要
• Abstract
• 第一章 绪论
• 1.1 选题目的、背景和意义
• 1.2 本课题的国内外发展现状
• 1.3 论文工作和章节安排
• 第二章 静态时序分析方法原理
• 2.1 静态时序分析的概念和基本原理
• 2.1.1 静态时序分析的概念
• 2.1.2 静态时序分析的原理
• 2.2 静态时序分析的特点和常用方法
• 2.2.1 静态时序分析的特点
• 2.2.2 静态时序分析的常用方法
• 2.3 静态时序分析中时序库的建立
• 第三章 芯片的时序分析方案
• 3.1 嵌入式双核通信芯片的STA方法概述
• 3.2 复杂模块的时序验证
• 3.2.1 模块中单元延时模型库的建立
• 3.2.2 整个模块的时序分析方法
• 3.2.3 模块中单元间互连参数的提取
• 3.2.4 模块Verilog网表的获取
• 3.2.5 应用Primetime进行时序分析
• 3.3 全处理器的时序分析流程
• 第四章 单元延时模型库的建立
• 4.1 处理器时序分析应用的查找表模型
• 4.2 处理器中时序信息的获取
• 4.3 获取时序信息所需的测量模板的制作
• 4.3.1 组合逻辑单元的测量模板
• 4.3.2 时序电路单元的测量模板
• 4.3.3 动态单元的测量模板
• 4.4 宏单元的测量模板
• 4.5 建立单元时序模型
• 4.6 单元时序模型库的描述形式
• 4.7 建立单元时序库的工具
• 4.7.1 工具接口文件
• 4.7.2 建库工具LibraryMaker的编写
• 第五章 时序验证实例分析
• 第六章 结束语
• 致谢
• 参考文献
• 研究成果