高精度多通道地震观测仪的研究与设计

论文摘要

针对地震观测中对地震观测仪器的要求,本文采用了虚拟仪器技术的思想和方法,探讨并提出了一种高精度多通道地震观测仪器的实现方案。系统以ARM微处理器和FIFO存储器为核心,利用可编程逻辑器件实现对整个底层数据采集系统的逻辑控制,并给出了时序控制部分的仿真波形。利用ISA总线实现微处理器与上位机的通信,把采集到的数据及时的上传给上位机。本设计的地震观测仪硬件具有开放性和可扩展性,软件具有再构性,即可以修改或增加模块,进行更高级的分析处理。因此该系统具有一定的实用价值和推广价值,为后续进一步开发同类系统奠定了基础。

论文目录

• 1 绪论
• 1.1 研究背景及课题的提出
• 1.2 虚拟仪器的概述
• 1.3 本论文研究任务
• 2 数据采集基本理论
• 2.1 Nyquist 定理
• 2.2 采样方式
• 2.3 量化过程
• 2.4 孔径时间
• 3 高精度多通道强震观测仪的系统总体设计方案
• 3.1 系统硬件模块功能
• 3.1.1 力平衡加速度传感器
• 3.1.2 ARM 微处理器模块
• 3.1.3 前端调理模块
• 3.1.4 AD 转换模块
• 3.1.5 与上位机接口模块
• 3.2 系统软件方案设计
• 4 数据采集系统的硬件设计
• 4.1 ARM 最小系统
• 4.1.1 电源电路
• 4.1.2 时钟电路
• 4.1.3 复位电路
• 4.2 前端调理电路的设计
• 4.2.1 电压基准源
• 4.2.2 偏移电路的设计
• 4.2.3 二阶有源滤波器的设计
• 4.3 模拟信号采集部分硬件设计
• 4.4 实时时钟电路
• 4.4.1 I2C 总线技术
• 4.4.2 实时时钟电路的设计
• 4.5 与上位机接口电路设计
• 4.6 噪声抑制
• 4.6.1 噪声和干扰产生的原因
• 4.6.2 抗噪声措施
• 4.7 硬件设计基本原则
• 5 系统软件设计
• 5.1 下位机系统软件设计
• 5.1.1 AD 转换部分的软件设计
• 5.1.2 实时时间程序设计
• 5.1.3 与上位机接口部分软件设计
• 5.2 上位机系统软件设计
• 5.2.1 参数设置模块
• 5.2.2 显示模块
• 5.2.3 数据存储
• 5.2.4 数据处理模块
• 5.3 地震观测仪器的实际应用
• 6 逻辑控制单元的设计
• 6.1 可编程逻辑器件概述
• 6.2 VHDL 语言简介
• 6.3 MAX+PLUS II 简介
• 6.3.1 引言
• 6.3.2 MAX+PLUS II 的设计方法
• 6.4 CPLD 的在系统可编程（ISP）技术
• 6.4.1 加快实验板的设计
• 6.4.2 良好的引脚处置
• 6.4.3 系统的重构能力
• 6.4.4 更易于现场改写
• 6.4.5 提供保密位
• 6.4.6 提供边界扫描功能
• 6.5 ispMACH 4A 系列芯片介绍
• 6.6 ispMACH 4A CPLD 在系统中应用与实现
• 6.6.1 采样频率控制单元
• 6.6.2 AD 时序控制单元
• 结论与展望
• 攻读学位期间已发表的学术论文
• 致谢
• 参考文献