基于FPGA的高性能32位浮点FFT IP核的开发

论文摘要

快速傅立叶变换（FFT）作为时域与频域转换的基本工具,正被广泛应用于检测、通信、图像处理和多媒体等领域。而浮点FFT算法的FPGA实现正成为新的研究热点,受到了广泛关注。论文首先分析了多种FFT算法以及算法的硬件实现结构,并选择按时间抽选基-2算法作为本课题的目标算法,同时采用单蝶形顺序处理结构实现浮点FFT处理器。随后,论文介绍了浮点乘法器和浮点加减法器的硬件结构设计。其中采用了高速定点乘法器、快速前导零检测逻辑等几种新技术,并使用了流水线设计思想。在此基础上,论文介绍了FFT整体结构设计,包括结构改进的蝶形运算单元、存储单元和地址发生单元等模块。设计在FPGA硬件平台上进行了详细的测试分析。结果表明,系统实现了较高的运算精度,可稳定运行在50MHz的频率,完成一帧256点浮点复数数据的FFT运算共需时约81.92μs。相比通用DSP和单片机实现在性能方面具有一定的优势。

论文目录

• 摘要
• Abstract
• 第一章 绪论
• 1.1 课题的研究背景、目的及意义
• 1.2 FFT实现方法的研究现状
• 1.2.1 FFT 算法的实现方法
• 1.2.2 各种实现方法对比
• 1.3 课题研究内容与论文组织结构安排
• 1.4 本章小结
• 第二章 设计原理、方案与方法
• 2.1 FFT算法的重要性
• 2.2 FFT的数学原理与运算方法
• 2.2.1 离散傅立叶变换（DFT）原理
• 2.2.2 快速傅立叶变换（FFT）原理
• 2.2.3 按时间抽选基-2FFT算法
• 2.2.4 按时间抽选基-4FFT算法
• 2.2.5 分裂基算法
• 2.2.6 其他主要算法
• 2.3 FFT算法的比较与选择
• 2.3.1 几种 FFT算法的运算量比较
• 2.3.2 几种 FFT算法的复杂性比较
• 2.3.3 算法的选择
• 2.4 硬件整体结构的设计
• 2.4.1 单蝶形顺序处理结构
• 2.4.2 多蝶形串联处理结构
• 2.4.3 多蝶形并行处理结构
• 2.4.4 蝶形阵列结构
• 2.4.5 结论
• 2.5 课题的研究方法与技术路线
• 2.5.3 流水线设计技术
• 2.6 本章小结
• 第三章 浮点运算部件设计
• 3.1 引言
• 3.2 浮点数表示方法
• 3.2.1 浮点数表示方法的原理
• 3.2.2 IEEE-754浮点数标准
• 3.3 浮点乘法器的设计
• 3.3.1 浮点乘法的算法与流程
• 3.3.2 浮点乘法器的整体结构设计
• 3.3.3 操作数预处理电路
• 3.3.4 整数加法器的设计
• 3.3.5 指数处理电路
• 3.3.6 布思编码电路
• 3.3.7 部分积产生与压缩电路
• 3.3.8 4:2压缩器
• 3.3.9 32位浮点乘法器的最终实现与仿真
• 3.3.10 设计总结
• 3.4 浮点加法器的设计
• 3.4.1 浮点加法的算法与流程
• 3.4.2 浮点加法器的整体结构设计
• 3.4.3 前导零检测电路
• 3.4.4 比较器和移位器的使用
• 3.4.5 大小数交换与符号位产生逻辑
• 3.4.6 浮点加法器的整体电路设计与测试
• 3.4.7 总结
• 第四章 浮点 FFT处理器的设计与FPGA实现
• 4.1 FFT处理器的总体结构设计
• 4.2 FFT处理器的工作流程设计及特点
• 4.3 置位信号产生电路设计
• 4.4 存储部件的设计
• 4.4.1 FFT数据存储单元的设计
• 4.4.2 结果存储单元的设计
• 4.4.3 旋转因子存储单元
• 4.4.4 设计总结
• 4.5 蝶形运算部件的设计
• 4.5.1 原理与算法
• 4.5.2 二分频电路的设计与实现
• 4.5.3 改进的复数乘法器设计
• ADD的设计'>4.5.4 FFT_ADD的设计
• 4.5.5 蝶形单元顶层模块设计
• 4.5.6 设计小结
• 4.6 地址发生部件的设计
• 4.6.1 地址发生部件的工作原理
• 4.6.2 地址发生部件的逻辑电路设计
• 4.7 FFT整体结构设计
• 4.8 本章小结
• 第五章 浮点FFT处理器的测试
• 5.1 测试原理与方法
• 5.1.1 硬件平台的准备
• 5.1.2 软件平台的准备
• 5.2 测试结果分析
• 5.3 本章小结
• 第六章 结论与展望
• 6.1 总结
• 6.1.1 所完成的任务与设计创新点
• 6.1.2 设计存在的问题与不足
• 6.2 展望
• 参考文献
• 致谢
• 攻读学位期间发表的学术论文目录
• 附录A 浮点乘法器与浮点加法器的 Testbench
• 附录B 十进制小数转换成IEEE754单精度32位浮点数的 MATLAB程序与方法