等价性检验中的逻辑调试技术研究

论文摘要

正确性和有效性是集成电路设计验证的最大挑战，然而由于电路规模和复杂度的日益增加，逻辑设计的错误几乎不可避免，一旦验证工具发现电路设计存在错误，设计人员必须进行错误定位和错误纠正。因此，研究开发一种工作效率高，搜索时间短，可扩展性好的错误诊断与纠错方法就成了集成电路设计验证的当务之急，而基于模拟的错误诊断与纠错技术是目前使用较多、效果较好的解决方案。本文结合具体的项目，对逻辑调试中的符号方法和基于模拟的方法进行了系统、深入的研究，并对一些原有的启发式方法进行了改进提高，取得了部分研究成果。主要工作有：1．研究了几种主要的错误诊断和纠错方法，并进行了分析、比较。针对基于可观察测量的诊断方法，进行了理论研究和分析证明，并在此基础上将概率思想初步运用在可观察测量法上。2．将符号模拟技术应用到区域模型上，对基于区域模型的错误诊断方法进行了优化，并对该优化的实现过程进行了可行性分析，给出了具体的优化步骤。3．将程序切片技术应用到实现电路所对应的硬件描述语言的调试中，并对硬件描述语言进行实验，结果表明该技术大大地缩小了搜索错误点的范围。4．设计了一个基于模拟的逻辑调试模块开发的整体流程、架构及核心算法，给出了所用的文件描述和数据结构，并对相关的研究内容作了分析介绍。

论文目录

摘要

Abstract

1 绪论

1.1 验证与调试

1.2 电路调试领域的发展现状

1.3 研究内容与组织

2 错误诊断技术

2.1 相关定义

2.2 符号方法

2.2.1 搜寻错误位置

2.2.2 单修正函数计算

2.2.3 通用化

2.3 基于模拟的方法

2.3.1 锥交集法

2.3.2 敏感过滤器法

2.3.3 反向传播法

2.3.4 可观察测量法及其改进

2.4 对基于区域模型方法的优化

2.4.1 区域模型法

2.4.2 利用符号模拟进行优化过程

3 逻辑纠错技术

3.1 逻辑纠错技术

3.2 基于模拟的逻辑纠错

3.2.1 单错误的纠错

3.2.2 渐增的纠错

3.3 符号纠错法

4 切片技术在调试中的应用

4.1 切片技术

4.2 VHDL描述上的程序切片

4.2.1 VHDL描述的切片

4.2.2 VHDL描述中的依赖关系

4.2.3 VHDL切片在调试中的应用

4.2.4 切片技术在Verilog上进行的扩展

5 调试模块架构及相关的研究内容

5.1 调试模块整体的设计分析

5.1.1 描述文件分析

5.1.2 系统内部数据结构

5.1.3 核心算法

5.2 模块的整体架构

5.3 相关的研究内容

5.3.1 时序电路的错误诊断

5.3.2 工程变更问题

6 总结与展望

参考文献

科研工作情况

致谢

等价性检验中的逻辑调试技术研究

论文摘要

论文目录

相关论文文献