微处理器,特别是嵌入式微处理器的设计实现以其低功耗、高性能之特征发展迅速。精简指令CPU（RISC）作为嵌入式系统业已成为SOC（片上系统）研究与开发的技术热点。本课题完成了基于MIPSX5指令系统的32位精简指令微处理器的SDIO扩展接口设计全流程设计实现,由RTL（寄存器传输）级硬件设计描述、功能仿真,直至FPGA验证。本设计完成的SDIO接口除了具有满足协议规范的接口通讯特性外,通过特殊的内部状态机设计,使接口可支持的最高时钟频率范围得到了显著的扩展。本设计采用正向（TOP-DOWN）芯片设计流程,使用Verilog HDL语言完成了SDIO接口的寄存器传输级（RTL）设计。本文首先介绍了SDIO接口的设计需求,包括SDIO的命令、响应与数据格式、主要的SD总线行为、重要的命令及响应的详解和SD/MMC卡内部结构。文中设计的SDIO接口控制器是从硬件和软件设计两个角度进行展开。硬件设计包括存储器管理模块MMU（Memory Management Unit）的设计、数据-命令收发控制模块（SDITOP）的设计两大部分,对上述各模块的主要功能和实现方法进行了具体说明。SDIO控制器软件驱动设计包括命令控制与数据传输控制驱动的设计,以及FAT16文件系统的设计。构建了仿真环境,通过功能仿真,评估了SDIO控制器的性能和参数。最后本文对SDIO接口设计做了详细的FPGA验证,利用FPGA从传输速度和卡兼容性的角度验证了SDIO控制器。验证结果表明:SDIO接口控制器各部分控制模块设计合理、工作正常,在25MHZ时钟、多数据线传输模式下的SD存储卡读写传输平均速度分别达到8193.16Kbyte/s和7496.02Kbyte/s,目前最高可支持的时钟频率为50MHz,仍有继续扩展的空间。
本文来源: https://www.lw50.cn/article/38d601bd7bbb0d7fc6216a8e.html