用VerilogHDL实现基本JPEG编码器主体电路

论文摘要

随着微电子技术的快速发展,数字图像编解码芯片设计技术在众多领域有着广泛应用,其中静态图像编解码芯片成为研究的热点之一;静态图像压缩标准（JPEG）内部采用了被认为最有效压缩技术的离散余弦变换（DCT）,同时该标准也被认为最好的压缩图片方法。本文主要利用VerilogHDL来设计实现、仿真JPEG编码器芯片主体逻辑电路模块,包括2D-DCT、量化、熵编码和数据打包封装模块。论文主要工作为对集成电路设计常用技巧做了概述,说明了JPEG编码标准和图像处理基础,文中选用了目前需要乘法单元数目最少的DCT算法,采用自顶向下（Top-Down）的设计方法规划了流水线结构,其中为DCT算法量身设计了专用乘法器,采用并行输入方式实现流水和RAM转置结构;为了达到更好的压缩效果设计了Z字形扫描模块（Zig-Zag）,使得DCT变换后的交流系数重新排序;最后使用查找表方式完成Huffman熵编码运算,在输出端还实现了简洁清晰的数据打包封装（Packer）模块,同时对整个内部单元做了改进和优化,综合应用设计技巧提高处理速度;分别使用Modelsim仿真工具和Synplify pro综合工具对设计进行仿真和综合,在文中给出了仿真和综合后的RTL或门级图谱,由仿真图可知整个设计符合要求。该JPEG主体逻辑电路设计整体或其功能单元在其他系统中可以参考,能够广泛使用于数字相机、摄像机和安防设备等各种消费类电子产品中。

论文目录

摘要

ABSTRACT

第1章绪论

1.1 引言

1.2 发展情况和研究现状

1.3 本文相关工作

1.4 论文组织结构

第2章集成电路设计基础

2.1 集成电路设计流程

2.1.1 系统设计流程

2.1.2 可编程（专用）集成电路设计流程

2.2 设计语言、软件和工具

2.2.1 硬件描述语言

2.2.2 设计中软件和工具

2.2.3 可编程相关知识

2.3 电路设计技巧

2.3.1 同步设计

2.3.2 总线争抢

2.3.3 阻塞和非阻塞赋值

2.3.4 多时钟域处理和时钟切换

2.3.5 可综合设计和设计测试

第3章图像处理及JPEG编码知识

3.1 图像处理基础知识

3.1.1 图像获取和表达

3.1.2 图像数字化

3.1.3数字图像描述

3.1.4 图像质量评价和图像格式

3.2 JPEG压缩方法

3.2.1 彩色空间转换

3.2.2 离散余弦变换（DCT）

3.2.3 量化

3.2.4 编码模式

3.2.5 JPEG文件格式

第4章编码器主体模块实现

4.1 主体结构设计思想

4.2 二维离散余弦变换（2D-DCT）实现

4.2.1 AA&N算法描述

4.2.2 DCT硬件实现

4.3 量化

4.4 ZIG-ZAG扫描模块

4.5 无失真变长编码（VLC）模块

4.5.1 DPCM模块设计

4.5.2 RLC模块设计

4.5.3 分类对应模块

4.5.4 Huffman编码模块

4.6 数据打包模块

结论

致谢

参考文献

攻读硕士学位期间发表的论文

附录

用VerilogHDL实现基本JPEG编码器主体电路

论文摘要

论文目录

相关论文文献