随着单芯片集成度不断提高至接近十亿量级,传统的基于EDA工具软件的人工设计方法所能提供的设计能力越来越达不到市场的要求,演化硬件作为一种有希望的解决方案成为了计算机体系结构和电子设计自动化领域的研究热点。而支持动态部分可重构技术的FPGA器件的出现,为演化硬件的不断发展提供了良好的研究和设计平台。本文研究了基于Bitstream技术的动态部分可重构FPGA的演化硬件技术,并基于Xilinx公司的Virtex-Ⅱpro系列FPGA设计了演化硬件模型,称之为B-Chameleon平台。本文首先分析了演化硬件适应度评估的要求,根据其对速度的要求,决定采用动态部分可重构技术来实现这一目标。然后分析了动态部分可重构技术的原理,详细分析了Virtex-Ⅱpro系列FPGA所支持的三种主要的重构方式。由于基于Bitstream的技术相比于模块化技术和基于硬件宏差异技术更加灵活且生成的下载位串更少,重构速度更快,因而更加适合演化硬件应用。接下来本文根据实际情况,分析了实验所用平台的Bitstream的结构,设计了B-Chameleon平台原型,将基于Bitstream的动态可重构技术应用到演化硬件的适应度评估中。首先,将演化硬件的适应度评估过程分解为回读、过滤、修改、配置和测试五个功能模块并分析了使用该平台的耗时和评估的精确性;然后,为验证设计的正确性,基于Xilinx公司的XUP系列FPGA开发板对所设计B-Chameleon平台原型的Bitstream的配置和回读进行了实验验证。为避免非法的Bitstream对器件可能造成的损坏,对过滤Bitstream的相关算法进行了分析。
本文来源: https://www.lw50.cn/article/945c81a64193325a7dfd6597.html