Print

X处理器浮点除法部件的研究与实现

论文摘要

浮点除法部件是高性能微处理器的核心部件之一,其速度往往成为该处理器性能提高的瓶颈。因此,对于高性能浮点除法部件的研究与设计具有广泛的应用价值和重要的实际意义。本文研究成果主要包括以下几点:1.分析高性能浮点除法算法,设计实现适合X处理器要求的基-4 SRT浮点除法部件;2.指数通路通过分时复用12位超前进位加法器分别计算被除数与除数的差值、差值减1以及差值加1,之后根据中间商数的规格化结果选择除法结果的指数形式;3.对浮点除法部件进行优化设计,将飞速转换技术应用到X处理器,实时的将符号集商数转换为标准的二进制补码形式;4.整个设计通过初级特殊数据、边界数据、IEEE CC754标准测试向量集以及海量随机数据测试,验证了设计的正确性。该浮点除法部件求解单精度浮点除法需要14拍,双精度浮点除法需要29拍;在0.13μmCMOS工艺下,其工作频率达到700MHz以上。本课题内容做为“高性能X处理器”的一部分,设计结果直接应用于工程。

论文目录

  • 摘要
  • ABSTRACT
  • 第一章 绪论
  • 1.1 课题研究背景
  • 1.2 IEEE754 浮点标准
  • 1.2.1 浮点数的表示
  • 1.2.2 浮点舍入方式
  • 1.2.3 浮点异常处理
  • 1.3 论文结构
  • 第二章 浮点除法算法分析
  • 2.1 数值循环法
  • 2.1.1 恢复余数法
  • 2.1.2 不恢复余数法
  • 2.2 函数迭代法
  • 2.2.1 Newton-Raphson 法
  • 2.2.2 GoldSchmidt 法
  • 2.3 高基数法
  • 2.3.1 精确商近似法
  • 2.3.2 短倒数法
  • 2.3.3 预放缩与舍入法
  • 2.4 查表法
  • 2.5 可变延迟法
  • 2.5.1 自定时法
  • 2.5.2 结果缓存法
  • 2.5.3 倒数缓存法
  • 2.6 各种算法比较
  • 第三章 X 处理器SRT 浮点除法器研究与设计
  • 3.1 SRT 算法简述
  • 3.1.1 基-2 SRT 算法
  • 3.1.2 基-r SRT 算法
  • 3.2 高基SRT 算法优化
  • 3.2.1 PR 交叠
  • 3.2.2 QS 交叠
  • 3.2.3 PR 与QS 交叠
  • 第四章 X 处理器SRT 浮点除法器实现
  • 4.1 浮点除法器的整体结构
  • 4.2 浮点除法引擎
  • 4.3 整数预处理引擎
  • 4.3.1 整数前导符号位模块
  • 4.3.2 两级64 位移位模块
  • 4.4 飞速转换
  • 4.5 商数舍入
  • 4.6 本章小节
  • 第五章 X 处理器浮点除法器验证与综合
  • 5.1 验证概述
  • 5.2 浮点除法器的验证
  • 5.2.1 初级测试
  • 5.2.2 边界测试
  • 5.2.3 标准测试集测试
  • 5.2.4 随机测试
  • 5.3 综合简述
  • 5.4 浮点除法器综合
  • 第六章 结束语
  • 6.1 工作总结
  • 6.2 未来工作
  • 致谢
  • 参考文献
  • 作者在学期间取得的学术成果

    • 相关论文文献

    本文来源: https://www.lw50.cn/article/a4e32b1c1747c8b08a25b8be.html