Print

Erasure-code在网络存储系统中的研究与实现

论文摘要

随着电子商务时代的到来,存储信息成爆炸性增长。企业信息数据的安全、可靠存储问题是存储系统稳定运行的关键所在,也是数字化信息存储发展所要解决的首要问题。网络存储因为其具有结构灵活、性能较好、可扩展性强等优势,在存储舞台上所发挥的作用日益增大。但是人为的错误操作、数据服务器受病毒的侵害,物理存储介质的意外损坏等原因,经常使存储的信息丢失,造成巨大的经济损失,所以存储信息的安全性、完整性成为网络存储领域的研究重点。Erasure-code是数字通信领域用于纠正数据传输过程中所发生错误的代数编码理论。本文首先阐述了Erasure-code的基本理论,并重点介绍了一种具有纠错能力的Erasure-code——Reed-Solomon码。在详细分析了其编码算法与译码算法的基础上,将Reed-Solomon码的纠错能力与局域网络存储技术相结合,设计出允许多个存储数据服务器失效的局域网络存储系统。并针对译码算法运行时间较长的缺陷提出了改进方案。由于在此局域网络存储系统中,Reed-Solomon码算法使用频率较高,并且始终保持不变,所以本文采用FPGA技术设计了Reed-Solomon编译码器,使之硬件化,从而提高了运行速度。

论文目录

  • 摘要
  • Abstract
  • 第1章 绪论
  • 1.1 研究背景和意义
  • 1.2 网络存储备份技术概况
  • 1.3 国内外研究现状和发展趋势
  • 1.4 主要内容和章节安排
  • 第2章 Erasure-code基本理论
  • 2.1 Erasure-code概述
  • 2.2 有限域基本概念
  • 2.3 循环码与BCH码
  • 2.4 RS码
  • 2.4.1 RS码的简介
  • 2.4.2 RS码的编码
  • 2.4.3 RS码的译码
  • 2.5 本章小结
  • 第3章 局域网络存储系统中RS码软件实现
  • 3.1 RS码选取
  • 3.2 RS编码过程的实现
  • 3.3 RS译码过程的实现
  • 3.4 RS译码过程的改进
  • 3.5 基于RS码的局域网络存储系统设计
  • 3.6 本章小结
  • 第4章 RS编译码算法的FPGA设计
  • 4.1 编译码器硬件平台
  • 4.2 RS编码器的FPGA设计
  • 4.2.1 RS编码器接口设计
  • 4.2.2 RS编码器的设计
  • 4.2.3 有限域乘法部件的设计
  • 4.2.4 RS编码器仿真
  • 4.3 RS译码器的FPGA设计
  • 4.3.1 RS译码器结构
  • 4.3.2 RS译码器仿真
  • 4.4 本章小结
  • 第5章 基于RS码的局域网络存储系统性能分析
  • 5.1 系统的可靠性分析
  • 5.1.1 RAID5的可靠性分析
  • 5.1.2 基于RS码的局域网络存储系统可靠性分析
  • 5.2 基于RS码的局域网络存储软件性能分析
  • 5.3 RS码算法软件与硬件实现的比较分析
  • 5.3.1 RS编码算法软硬件比较
  • 5.3.2 RS译码算法软硬件比较
  • 5.4 本章小结
  • 结论
  • 参考文献
  • 攻读硕士学位期间发表的论文和取得的科研成果
  • 致谢

    • 相关论文文献

    本文来源: https://www.lw50.cn/article/dbf230c3be268a50a88f2efb.html