Print

QKD后处理的LDPC误码协商算法研究及硬件实现

论文摘要

量子计算的兴起给经典密码学带来了前所未有的冲击,传统观点上认为安全的加密算法在面对量子计算机强大的计算能力时显得不堪一击,而被证明绝对安全的一次一密加密算法又由于其对密钥分发的高要求而长期无用武之地。直到量子密钥分发(Quantum Key Distribution,QKD)系统的出现并成功解决了密钥分发的难题,绝对安全的加密才成为可能。后处理作为QKD系统中不可或缺的一环,误码协商环节一直是其主要性能瓶颈。理论研究表明,LDPC误码协商算法具有协商效率高、纠错效果好、交互次数少等优点,但其较高的实现复杂度使得若采用软件实现很难达到较高的处理速率,只能采用硬件实现。本文首先介绍了LDPC误码协商算法的相关理论,给出了协商算法的具体流程并从理论上确定了信息泄露量;然后通过编写的仿真软件确定了硬件设计参数,并在FPGA平台上设计并实现了该算法;最后进行了详尽的功能及性能测试,通过与其他实现的横向比较,表明了其性能的优越性,这对于推动高速QKD系统的发展具有一定意义。

论文目录

  • 摘要
  • Abstract
  • 第1章 绪论
  • 1.1 课题的研究背景及意义
  • 1.1.1 经典密码学面临的问题
  • 1.1.2 QKD的理论基础及意义
  • 1.1.3 QKD后处理的流程简介
  • 1.2 误码协商算法的研究现状
  • 1.3 本文研究内容及组织结构
  • 第2章 LDPC误码协商算法的理论基础
  • 2.1 LDPC码简介
  • 2.2 LDPC编译码算法
  • 2.2.1 LDPC编码算法
  • 2.2.2 信息传递算法
  • 2.2.3 置信传播算法
  • 2.2.4 最小和算法
  • 2.2.5 归一化最小和算法
  • 2.3 IEEE 802.16e的LDPC码
  • 2.4 LDPC误码协商算法
  • 2.5 暴露信息量的确定
  • 2.6 本章小结
  • 第3章 误码协商算法的硬件设计及实现
  • 3.1 硬件设计参数确定
  • 3.1.1 校验矩阵的确定
  • 3.1.2 扩展子的确定
  • 3.1.3 归一化因子的确定
  • 3.1.4 量化方案的确定
  • 3.1.5 最大迭代次数的确定
  • 3.2 Alice端编码模块设计
  • 3.2.1 矩阵乘法优化
  • 3.2.2 校正子生成算法
  • 3.2.3 存储单元设计
  • 3.2.4 状态机控制
  • 3.3 Bob端译码模块设计
  • 3.3.1 译码器结构选择
  • 3.3.2 存储单元设计
  • 3.3.3 状态机控制
  • 3.3.4 流水线设计
  • 3.3.5 校验节点处理单元
  • 3.3.6 变量节点处理单元
  • 3.4 本章小结
  • 第4章 误码协商模块的测试与分析
  • 4.1 功能测试
  • 4.1.1 交互信息读写测试
  • 4.1.2 校验节点功能模块测试
  • 4.1.3 变量节点功能模块测试
  • 4.1.4 校正子生成模块测试
  • 4.1.5 译码模块各信号测试
  • 4.2 性能测试
  • 4.2.1 性能指标测试
  • 4.2.2 协商效率测试
  • 4.2.3 资源消耗
  • 4.3 本章小结
  • 结论
  • 参考文献
  • 攻读学位期间发表的学术论文
  • 致谢

    • 相关论文文献

    本文来源: https://www.lw50.cn/article/dfd0779d61409f1ee6d13bcb.html