![系统级芯片（SoC）可测试性结构及其优化的研究]()
论文摘要随着集成电路工艺的进步和人们对集成电路性能以及上市时间要求不断提高,集成电路技术发展到了系统级芯片（System-on-Chip,SoC）。测试是SoC的关键技术之一。...
![JX5芯片测试码的产生及故障模拟]()
论文摘要故障测试是集成电路设计流程中必不可少的环节。JX5芯片是一个全定制设计的芯片，该芯片的规模十分庞大，结构异常复杂，而且芯片整体逻辑描述包含了电路级、门级、RTL级以及存...
![低功耗SoC测试技术及基于状态种子的BIST策略研究]()
论文摘要目前,集成电路测试面临两个大的问题:测试时间过长和测试功耗过高。而随着集成电路不断复杂化,测试变得更加困难。特别是对基于复用思想的SoC,虽然这种设计思想有利于减少设计...
![通用微处理器的可测性设计及实现]()
论文摘要JX5微处理器是一款结构异常复杂的微处理器,它的内部包含有:Cache、微码ROM、指令预取部件和动态分支预测部件、指令译码部件、整数部件、多媒体部件、浮点部件、分段和...
![数字电路的多种子内建自测试及测试复用研究]()
论文摘要随着集成电路技术的迅速发展,芯片的集成度越来越高,怎样对电路进行有效测试就显得越来越重要。本文首先介绍了数字电路测试的相关知识和可测性设计中的内建自测试的原理,用C语言...
![系统级芯片的测试与可测性设计研究]()
论文题目:系统级芯片的测试与可测性设计研究论文类型:硕士论文论文专业:电工理论与新技术作者:徐卫林导师:何怡刚,谢宏关键词:系统级芯片,可测性设计,扫描测试,内建自测试,静态电...
![SoC中部分扫描结构可测性设计技术研究]()
论文题目:SoC中部分扫描结构可测性设计技术研究论文类型:硕士论文论文专业:微电子学与固体电子学作者:谢永明导师:时龙兴关键词:部分扫描,可测性设计,内建自测试文献来源:东南大...
![嵌入式memory内建自测试算法]()
论文题目:嵌入式memory内建自测试算法论文类型:硕士论文论文专业:微电子学与固体电子学作者:任爱玲导师:陆生礼关键词:嵌入式内存,内建自测试,测试算法,算法,故障模型文献来...
![低功耗内建自测试设计方法研究]()
论文题目:低功耗内建自测试设计方法研究论文类型:博士论文论文专业:微电子与固体电子学作者:李锐导师:时龙兴,陆生礼关键词:可测性设计,内建自测试,测试综合,测试功耗文献来源:东...
